0 引言

云计算、大数据、增强现实（Augmented Reality，AR） /虚拟现实（Virtual Reality，VR）、物联网、直播平台、移动应用程序等大流量大带宽需求服务的爆发式增长，对数据中心交换速率提出了更高的要求。采用单个光纤、单个波长提高速率的方式已经远远不能满足流量和数据快速增长下对高互连速率的要求。波分复用可以将多个波长复用到一根光纤上实现多波长并行传输，在不显著增加成本的前提下可以成倍增加传输速率。因其低成本、可扩展性强等优点受到高速数据中心光互连的青睐。波分复用的收发组件和模块通常采用两种方式来实现：一种是介质薄膜滤波片，即通过蒸镀多层介质膜来复用和解复用。因其通道数及波长间隔灵活、隔离度高、温度不敏感等优点，在早期的数据中心光互连中被大量应用。但因器件成本与通道数成正比，组装复杂，且不易于与其它器件进行集成，在多通道、对成本比较敏感及集成方向上的发展受到很大的限制；另外一种是采用阵列波导光栅（Array Waveguide Grating， AWG）来实现波分复用，具有成本低、高分辨率、可实现多通道、易于集成等优点，已经成为科研和产业界的关注热点。

ARIMA R等^［1］早在2010年就报道了采用波分复用方式实现发射和接收，其中每一路的速率是28 Gb/s，总的传输速率为112 Gb/s，传输距离可达10 km。在每一个单波长接收组件中集成了探测器、跨阻放大器和介质薄膜滤波片解复用器。由于是分立组装，且元件数量多，器件尺寸较大，成本也比较高。2013年，TOMOYA S等^［2］采用滤波片和激光器集成发射紧凑组件（Transmitter Optical Subassembly， TOSA），其尺寸为21.3 mm×6.7 mm×5.3 mm，实现了100 Gb/s的数据传输，并可以应用于100 GBASE-LR4 CFP4模块。2014年，三菱电机公司^［3］利用棱镜和薄膜滤波片作为复用器，制作出了4×28 Gb/s TOSA，调制电压峰-峰值的电压小于1.6 V，消光比大于8 dB，TOSA的整体尺寸为8.8 mm×17.0 mm×5.6 mm。4个通道的波长分别为1 295.8 nm、1 299.55 nm、1 304.6 nm和1 309.4 nm，和局域波分复用（Local Access Network Wavelength Division Multiplex， LAN WDM）标准基本一致。

2012年，BAEK Y等^［4］在光电子学与通信会议报道了采用4通道AWG、激光器、透镜及探测器等混合集成的100 Gb/s TOSA和光发射组件（Receiver Optical Subassembly， ROSA），其尺寸分别为20.3 mm×10.2 mm×7.8 mm和23.8 mm×12.2 mm×7.8 mm，可以满足中型可插拔光模块标准的收发器。2013年，MURAO T等^［5-6］将激光器及相关驱动、透镜、AWG等单元器件采用混合集成实现了100 Gb/s的光学发射组件，4个通道的波长分别为1 295.98 nm、1 300.47 nm、1 304.66 nm和1 308.91 nm，满足标准IEEE 100G标准^［7］。整个TOSA组件的尺寸为20 mm×40 mm×7.5 mm。2014年，PEZESHKI B等^［8］基于微机电系统平台集成了激光器、驱动器、微透镜和AWG，并实现了4×10 Gb/s和10×10 Gb/s的发射组件。2016年，OHYAMA T等^［9］采用4个电吸收调制分布反馈激光器，通过锥形模斑转换器直接和AWG相连，实现了100 Gb/s发射组件TOSA。AWG采用折射率差为2.0%的波导，尺寸为6.7 mm×3.5 mm，损耗小于1.9 dB。通过优化锥形模斑转换器实现了对接耦合损耗为3 dB。最终TOSA尺寸为19.9 mm×6.0 mm×5.8 mm。2018年，浙江大学夏金松课题组^［10］采用无透镜混合集成技术，开发了一种经济高效、高度紧凑的100 Gb/s粗波分复用（Coarse Wavelength Division Multiplex， CWDM）TOSA。为了实现大的对准公差，分布式反馈激光二极管与一个4通道硅基平面光波电路（Planar Lightwave Circuit， PLC）AWG进行对接耦合，硅衬底和PLC采用胶粘连接，AWG芯片尺寸为12 mm×5.6 mm，输出间距为1.6 mm。然后，采用柔性印刷电路将内部分布式反馈激光二极管和TOSA封装外部连接起来进行射频信号传输，消除了昂贵的陶瓷馈通。封装后的CWDM-TOSA尺寸为15.8 mm×7.0 mm×6.0 mm，边模抑制比大于40 dB，3 dB带宽大于18 GHz，在10 km单模光纤上的平均光输出功率大于0 dBm，动态消光比大于4.0 dB。中科院半导体所李超懿等^［11］基于阵列波导光栅技术，研制了一种混合集成发射光组件。将4个直接调制分布反馈激光器和4个聚焦微透镜集成到钨铜基片上的粗波分复用器。制备了折射率差为1.5%，波长间距为20 nm的4通道硅基CWDM AWG，插入损耗峰值损耗小于2.5 dB，1 dB带宽大于10 nm。实验结果表明，注入电流为45 mA时，输出光功率大于3 mW，斜率效率大于0.0833 W/A，3 dB带宽大于18.15 GHz。

采用薄膜滤波片与激光器组装的方式，复用器具有较好的光学性能，但涉及到多个芯片的组装，工序复杂，滤波片组装角度要求苛刻，封装难度大，且随着通道数越多，封装难度越大，成本越来越高，可扩展性不强。随着高速及多通道数据中心互连的发展，AWG在数据中心光互连的应用越来越广泛。AWG在1988年被Delft大学的SMIT M K教授^［12］提出，随后被国内外高校、研究所及企业广泛地研究和报道^［13-17］，但针对数据中心用小型化CWDM AWG芯片相对较少。2004年，武汉邮电院刘青等^［18］报道了一种8通道波长间隔为20 nm的粗波分复用／解复用器，采用多模干涉输入结构和“S”形阵列波导结构，1 dB带宽大于10 nm，相邻串扰大于24 dB，非相邻串扰大于32 dB。2017年，中科院半导体所李超懿等^［19］报道了一款符合IEEE 200/400 GbE标准802.3 bs的AWG，采用2.0%折射率差，输出采用多模结构，芯片尺寸为11 mm×4 mm，最小插入损耗为-3.3 dB，相邻通道间串扰小于-20 dB，可以用于接收组件和模块。国外Wooriro、PPI等^［20-21］企业已经有相关AWG芯片的报道及应用，国内已知的AWG芯片批量化企业只有半导体所成果转化企业河南仕佳光子。

本文设计、并制备了用于高速数据中心光电集成的同侧小型化4通道、CWDM解复用AWG芯片，并通过设计、工艺优化，改进芯片性能，使其满足商用指标要求。

1 阵列波导光栅芯片设计

粗波分复用AWG芯片结构如图1所示，它由输入波导、平板波导、阵列波导和输出波导组成。其基本工作原理为：输入光耦合进入输入波导，在左侧平板波导内发射衍射，衍射光以相同相位到达阵列波导端面，并耦合进入阵列波导，经长度差为∆L的阵列波导后，产生相位差，因不同波长的光相位差不同，不同波长的光波从阵列区输出经过右侧平板区聚焦到不同的输出波导位置，完成解复用功能。复用功能的原理与此类似，只是将图中的右侧输出波导作为输入，不同波长的光汇聚到同一个通道输出。AWG满足的光栅方程为

图 1.

Fig. 1. Schematic structure of arrayed waveguide grating chip

下载图片 查看所有图片

式中，θ_i、θ_o分别为输入波导和输出波导与中心波导的夹角，n_s、n_c分别为平板波导、阵列波导的有效折射率，d为相邻阵列波导的间距，m为衍射级数，λ为入射光波长，∆L为相邻阵列波导的长度差。对于中心输入、输出时，满足关系

n_c∆L=mλ₀ （2）

式中，λ₀为入射光波中心波长，衍射级数m可以通过式（3）得出， 即

FSR=λ₀n_c/（mn_g ） （3）

式中，n_g为群折射率，FSR为自由波谱区。

1.1 参数设计

采用1.5%折射率差的二氧化硅波导，上下包层折射率为1.447，芯区折射率为1.469，为保证芯片单模传输，波导采用宽度w和厚度h均为4.5 μm的方形波导。4通道CWDM解复用的波长分别1 271 nm（CH1）、1 291 nm（CH2）、1 311 nm（CH3）和1 331 nm（CH4），中心波长λ₀=1 301 nm。

1）首先确定式（1）中的平板波导有效折射率n_s、阵列波导有效折射率n_c和群折射率n_g。通过三维光束传播法计算求得中心波长λ₀处平板波导的有效折射率为n_s=1.465 769，矩形波导的有效折射率n_c=1.462 07，并在中心波长λ₀附近进行扫描，仿真出λ₀±2 nm内的n_c，利用式（4）计算出中心波长下的群折射率n_g=1.487 427。

ng=nc-λ0dncdλ

2）确定自由波谱区FSR、衍射级数m和相邻阵列波导长度差∆L的值。CWDM解复用4个通道的波长间隔为20 nm，为了减小器件损耗，提高通道间的均匀性，FSR的范围应尽可能超过传输范围，但过大的FSR将增大器件的尺寸，最终综合考虑选择FSR约为1.5倍的信道带宽，如图2所示。FSR确定之后，通过式（3）得出衍射基数m为10。通过式（2）确定阵列波导长度差∆L=8.898 μm。

图 2.

Fig. 2. The diagram of FSR selection and wavelength assignment

下载图片 查看所有图片

3）确定阵列波导间距d、输入/输出波导间距∆x_i/∆x_o。因波分复用芯片对串扰没有要求，为了保证整体器件尺寸紧凑，可以酌情减小阵列波导间距d，但由于光刻工艺的限制，波导间缝隙过小将超过光刻设备的极限，考虑工艺设备的限制，最终选择波导缝隙为1 μm，由于单模波导宽度为4.5 μm，阵列波导间距d选为5.5 μm。

确定完阵列波导间距之后，要确定输入/输出波导间距∆x_i/∆x_o。因在粗波分复用过程中，对串扰没有要求，综合器件尺寸考虑，确定输出波导间距∆x_o为7 μm，考虑波导缝隙加工精度，选择输出波导展开宽度W_o为6 μm。因复用芯片对1 dB带宽仍有一定的要求，设计采用输入波导锥形展宽和输出高斯光场积分叠加实现顶部波形展宽。为实现较宽的带宽，对输入锥形展宽后的宽度W_i和长度L_i进行了优化，如图3所示。从图3（a）中可以看出，随着展宽宽度W_i的增大，波形带宽越来越大，并逐渐变为平坦，但损耗也相应的增大。这主要是因为展宽宽度W_i越大，高斯波形模场越大，通过和输出光场叠加后波形带宽越宽。从图3（b）中可以看出随着展宽长度L_i的增大，模场也相应变大，最终带宽增大，波形趋于平坦。根据复用芯片对带宽的要求，最终设置输入锥形展宽宽度W_i和长度L_i进分别为13 μm和50 μm，此时可实现1 dB带宽>11 nm，满足粗波分复用的使用需求。考虑芯片尺寸及输入锥形展宽宽度，最终选择输入波导间距∆x_i为16 μm。

图 3.

Fig. 3. The impact of input broadening structure on waveform

下载图片 查看所有图片

4）确定罗兰圆半径R、阵列波导数N等参数。通过光栅方程式（1）可以推导出通道间隔与输出间距关系式（5），根据确定的参数可以得到罗兰圆半径R=277.35 μm。阵列波导数N的确定要考虑阵列波导能收集尽量多的输入波导的衍射光。在高斯光场近似下，可确定阵列波导最小值满足式（6），在其他参数确定情况下，可以计算得出最小阵列波导数N。

∆λ=∆xonsdncRmng

N≥λ0R2-ln0.10πnsω0d

1.2 仿真结果及版图

在参数确定完成以后，绘制粗波分复用AWG芯片版图，并采用光束传播法对设计结构进行仿真模拟，模拟结果如图4所示。从图中可以看出，插损最小值≤1.60 dB，波长精准度偏差≤0.05 nm，1 dB带宽≥11 nm。为了使芯片及发射组件更小型化、实用化，将单通道com口通过弯曲波导绕到4个输出通道一侧，达到了减小尺寸目的，且可以显著降低测试时间成本和耦合光纤阵列成本，对发射组件的小型化和低成本有很大的意义。考虑实际应用发射组件和模块需求，最终输出间距采用500 μm的同侧结构，其版图结构如图5所示，最终芯片尺寸为6.6 mm×2.2 mm。

图 4.

Fig. 4. The simulation result of CWDM multiplexing AWG

下载图片 查看所有图片

图 5.

Fig. 5. The layout of CWDM multiplexing AWG

下载图片 查看所有图片

2 工艺制备及测试封装

2.1 工艺制备

粗波分复用AWG芯片制备采用6-inch硅衬底，首先在6-inch硅衬底上面通过热氧化方式氧化15~20 μm的二氧化硅下包层，采用等离子体增强化学气相沉积技术生长4.5 μm厚折射率较高的掺杂Ge的二氧化硅芯层，在芯层上面生长一层掩模层，并在上面旋转涂覆一层光刻胶，利用设计制作的光掩模版将图形通过光刻曝光、显影方式转移到光刻胶，利用刻蚀技术将图形从光刻胶转移至掩模层，经过电感耦合等离子体刻蚀将图形从掩模层转移到芯层，去掉掩模层，并进行上包覆盖得到粗波分复用AWG晶圆，通过切割、研磨和抛光得到粗波分复用AWG芯片，其芯片局部显微镜和最终实物照片如图6所示。

图 6.

Fig. 6. The partial and final chip photos of CWDM multiplexing AWG

下载图片 查看所有图片

2.2 测试分析及耦合

采用可调谐O波段光源、偏振控制器、六轴自动耦合微调架、显微镜、光分路器、光功率计、移动控制器等测试设备对粗波分复用AWG芯片进行测试。在整个O波段内对光谱的测试结果如图7所示，插损最小值IL_peak<2.33 dB，波长精准度偏差<0.38 nm，1 dB带宽>11.35 nm，偏振相关损耗PDL<0.14 dB。

图 7.

Fig. 7. The test spectrum of CWDM multiplexing AWG chip

下载图片 查看所有图片

为了更方便应用于发射模块，在芯片完成之后，利用5通道光纤阵列将芯片耦合，并添加连接头，制作成同侧粗波分复用组件，如图8所示，组件总长度小于55 mm，可以满足QSFP28及CFP4模块封装的要求。

图 8.

Fig. 8. The same side CWDM multiplexing AWG component

下载图片 查看所有图片

3 结论

采用折射率差为1.5%的硅基二氧化硅光波导，设计并制备了高速数据中心用同侧低损耗小尺寸CWDM复用AWG芯片及器件。芯片插损最小值≤2.33 dB，1 dB带宽≥11.35 nm，波长精准度偏差≤0.38 nm，偏振相关损耗≤0.14 dB。实验结果和仿真结果基本一致，且满足商用指标要求。将单通道com口通过弯曲波导绕到4个输出通道一侧，达到了减小尺寸的目的，且可以显著降低测试时间成本、耦合光纤阵列成本，对发射组件及模块的小型化和低成本有一定意义。