期刊基本信息
创刊：
1971年 • 双月刊
名称：
微电子学
英文：
Microelectronics
主管单位：
中电科技集团重庆声光电有限公司 科技市场部
主办单位：
四川固体电路研究所
出版单位：
《微电子学》编辑部
主编：
付晓君
执行主编：
武俊齐
ISSN：
1004-3365
刊号：
CN50-1090/TN
电话：
023-62834360
邮箱：
地址：
重庆市南坪花园路14号
邮编：
400060
定价：
30元/本
微电子学 第52卷 第2期
光通讯、5G和毫米波通信等应用系统的快速发展对ADC的采样速率和输入信号带宽提出了更高的要求。受到功耗和工艺器件的限制, 传统流水线型高速高精度ADC的采样速率和精度已接近瓶颈, 无法满足高速通信系统的信号采样需求, 需要更新颖的超高速ADC结构和设计技术。文章介绍了近年来超高速ADC在工艺和设计技术方面的研究进展, 详细分析了近年来基于时域交织技术和FinFET工艺进行超高速ADC设计的研究成果和发展动态。
毫米波 模数转换器 超高速 时域交织 5G 5G millimeter wave ADC ultra-high speed time interleave 随着通信产业尤其是移动通信的高速发展, 无线电频谱的低端频率已趋饱和。采用各种调制方法或多址技术扩大通信系统的容量, 提高频谱的利用率, 也无法满足未来通信发展的需求, 因而实现高速、宽带的无线通信势必向微波高频段开发新的频谱资源。毫米波由于其波长短、频带宽, 可以有效地解决高速宽带无线接入面临的许多问题, 因而在短距离无线通信中有着广泛的应用前景。各种半导体器件是信息和通信技术(ICT)的硬件基础, 创造性研发满足毫米波无线通信应用的新兴半导体技术和电路, 是提升通信系统容量、解决构建新一代通信系统关键问题的主要技术推手。文章沿着毫米波半导体器件技术创新发展脉络, 从相控阵等关键技术的系统架构、半导体材料和工艺、器件设计和封装测试入手, 分析总结了第五代(5G)、第六代(6G)移动通信技术毫米波系统和器件技术发展趋势。以美国DARPA的MIDAS计划为例, 阐释了军用毫米波器件技术的研究前沿和进展。
毫米波 无线通信 相控阵 半导体 集成电路 millimeter wave band wireless communication phased array semiconductor integrated circuit 随着物联网、移动设备等应用的发展, 图像传感器作为信息感知重要的窗口, 需求不断增长。模数转换器是图像传感器的重要组成部分, 负责将探测到的模拟信号转换为数字信号, 不仅增加了系统的抗干扰能力, 提升了系统的性能, 还有助于在片内实现数据处理, 提高系统集成度。为了适应图像传感器朝着大阵列、高帧频、低功耗、小像素尺寸等方向的发展趋势, 模数转换器在速度、功耗、面积等方面存在挑战。文章概述了应用于图像传感器的模数转换器的几种主要架构, 分析了这几种架构的优缺点, 总结了研究进展以及未来的发展方向。
图像传感器 模数转换器 列级模数转换器 像素级模数转换器 image sensor analog-to-digital converter column-level ADC pixel-level ADC 随着集成电路工艺的发展以及晶体管尺寸的不断减小, ADC转换率变得更快、功耗更低, 但器件的失配误差随之变得更大, 从而影响精度, 因此引入校准电路已成必然趋势。文章首先介绍了几种ADC的常见误差及其校准方法, 然后介绍了神经网络的工作原理, 并总结了几种主要的基于神经网络的数字校准方法, 分析了不同方法的优势和劣势。最后, 针对14位流水线ADC, 给出了神经网络校准算法的系统级仿真验证结果。经校准后, 有效位数(ENOB)从10位提升到125位, 无杂散动态范围(SFDR)从80 dB提升到100 dB。
模数转换器 全数字校准 神经网络 ADC all-digital calibration neural network 辐射效应已成为影响集成电路(IC)在宇宙空间可靠应用的主要因素。文章对IC抗辐射加固技术的研究进展进行了综述。首先, 简介了抗辐射加固技术。然后, 综述了抗辐射加固技术国外发展动态, 介绍了美国在抗辐射加固技术方面的管理方式、技术路线、进展及典型应用。最后介绍了国内相关技术的进展, 指出研究美国抗辐射加固技术的发展动态可促进国内抗辐射加固技术的发展。该综述对国内抗辐射加固技术的实际应用及推广具有一定借鉴意义。
抗辐射加固 集成电路 航天电子 高性能空间飞行计算 radiation hardened integrated circuit aerospace electronics HPSC 在0.35 μm标准CMOS工艺下实现了一款采用低阈值技术的高速流水线模数转换器。该转换器包括采样保持电路、流水线ADC核、时钟电路和基准电路。相比于传统电路, 该模数转换器中采样保持电路的放大器采用了低阈值设计技术。其优势在于, 在特定工艺下, 通过低阈值器件补偿放大器可实现高增益带宽, 提高了模数转换器的速度。同时, 设计了一种全新的保护电路, 可有效保证电路的正常工作。采用一种独特的偏置电路设计技术, 不仅能够优化跨导放大器的增益和带宽, 还可以调节MOS器件工作状态。转换器采用4 bit+8×15 bit+3 bit的十级流水线架构, 实现了14位精度的模数转换功能。在5 V电源100 MHz时钟下, 仿真结果表明, SINAD为74.76 dB, SFDR为87.63 dBc, 面积为5 mm×5 mm。
流水线ADC 低阈值技术 保护电路 偏置电路 pipelined ADC low threshold technology protection circuit bias circuit 提出了一种用于电流舵DAC的开关顺序优化技术。首先, 将高位电流源阵列拆分成四个部分并位于四个象限中, 在每个象限中采用开关顺序优化技术消除电流源阵列由PVT变化而带来的二阶梯度幅值误差; 其次, 对开关顺序优化后的电流源阵列根据幅值变化进行排序并重组, 形成最终的电流源及开关顺序, 消除了一阶梯度幅值误差和其他残余误差。与常规开关顺序优化技术相比, 该技术能更有效地降低幅值误差, 提高了DAC的静态性能。为了验证提出的开关顺序优化技术, 基于40 nm CMOS工艺制作了一个12位200 MS/s采样频率的电流舵DAC。测试结果表明, 实施开关顺序优化技术的DAC的INL、DNL分别从0.63 LSB、0.37 LSB降低到0.54 LSB、0.25 LSB。
电流舵DAC 失配误差 开关顺序 校正技术 current steering DAC mismatch error switch sequence calibration technology 对一种流水线型模数转换器(ADC)的时序电路进行了改进研究。改进时序延长了余量增益单元MDAC部分加减保持相位的时长, 可以在不增加功耗与面积的情况下, 将一种10位流水线型ADC在20 MS/s采样率下的有效位(ENOB)从93位提高到98位, 量化精度提高了5%; 将该ADC有效位不低于93位的最高采样率从21 MS/s提高到29 MS/s, 转换速度提高了35%。ADC的采样频率越高, 改进时序带来的效果越显著。该项技术特别适用于高速高精度流水线型ADC, 也为其他结构ADC的高速高精度设计提供思路。
流水线型模数转换器 改进型时序 高速高精度 pipelined ADC timing optimization high speed and high precision 设计了一种离散时间型24位Σ- A/D转换器。该A/D转换器基于级联噪声整形(MASH)结构设计, 整个转换器由前置可编程增益放大器、级联调制器和数字抽取滤波器等模块组成。该A/D转换器采用标准018 μm CMOS工艺实现, 版图总面积为6 mm2。测试结果表明, 在16 kS/s输出数据速率下, 该A/D转换器的信噪比为106 dB, 无杂散动态范围为110 dB, 功耗仅为20 mW。
Σ- A/D转换器 Σ-调制器 级联MASH 噪声整形 双采样 Σ- A/D converter Σ- modulator cascade MASH noise shaping double-sampling 设计了一种应用于脉冲式激光雷达系统中基于模拟存储原理的模数转换器(ADC)芯片。介绍了ADC在激光雷达中的功能原理, 设计搭建了高速时序控制电路和模拟存储阵列, 并配合设计了低速流水线ADC内核电路和附属的PLL模块。仿真结果表明, 该模拟存储ADC电路在激光雷达的具体应用中, 可用25 MHz的低速ADC达到1.6 GHz ADC的等效功能。
激光雷达 高速模拟存储 时序控制 流水线ADC LiDAR high speed analog storage sequence control pipelined ADC 设计了一种低功耗Σ- ADC。该ADC采用三阶前馈1 bit的结构。为了降低功耗, 开关电容积分器的OTA采用动态反相放大器, 其具有低功耗、全动态工作、全差分的电路结构、稳定共模点无需CMFB等优点。在SMIC 018 μm CMOS工艺下的仿真结果表明, 在20 kHz带宽内, 4 MHz的采样时钟下, 信噪失真比(SNDR)可以达到919 dB, 动态范围(DR)达到101 dB, 有效位数约为15 bit。在12 V电源电压下, 整体功耗为78 μW。
Σ-调制器 低功耗 动态反相放大器 动态比较器 Σ- modulator low power floating inverter amplifier dynamic comparator 设计了一种基于电荷重分配式逐次逼近的高能效相位量化模数转换器(PH ADC)。针对传统结构中量化电平线性度差导致转换精度低的问题, 建立相位映射关系, 并采用线性回归曲线技术, 提升了比较电平线性度。同时, 比较电平数量缩减为传统结构的一半, 降低了电路的电容阵列面积、功耗和复杂度。进一步地, 引入低功耗的单调开关切换方式和共模电压提升电路, 将被加权的比较电平提高至电源电压, 避免了设计额外的参考电平产生电路。基于55 nm CMOS工艺的电路仿真结果表明, 在全工艺角条件下, 有效位数达5.6位以上, FOM值达24.38 fJ/conv。
相位量化模数转换器 线性度 映射关系 线性回归 PHADC linearity mapping relationship linear regression 设计了一种应用于中频数字化接收的基于连续/离散时间混合结构带通Σ- ADC。调制器采用六阶带通多比特量化结构, 环路滤波器由两个连续时间谐振器和一个离散时间谐振器组成。采用电容数字校准技术将LC连续时间谐振器和RC连续时间谐振器的谐振频率校准至ADC中心频率fclk/8。量化器采用3 bit Flash ADC实现。同时, 使用数据加权平均算法对反馈DAC单元之间的失配进行校准。整体中频数字化接收机基于018 μm SiGe BiCMOS工艺设计。后仿真结果表明, 在33 V电源电压下, 当采样时钟频率fclk为18 MHz且过采样率为45时, 该Σ- ADC消耗21 mW的功耗, 在200 kHz的带宽范围内获得89 dB的信噪比和95 dB的无杂散动态范围。
LC谐振器 连续时间谐振器 开关电容谐振器 多比特量化器 Σ- ADC Σ- ADC LC resonator continuous time resonator switched capacitor resonator multi-bit quantizer 针对时间交织型模数转换器(TI ADC)子通道间的采样时间失配, 提出了一种基于时延滤波的校准算法。该校准算法是一种纯片外校准算法, 在片外进行FFT分析并重新拟合理想信号, 提取每个子通道信号的时延偏差, 再由此偏差计算每个子通道对应的FIR滤波器系数, 完成时延偏差的补偿。该校准算法解决了子通道间采样时间失配导致的TI ADC精度不足的问题。将该算法应用于12 GS/s 12 bit ADC交织板。结果表明, 无杂散动态范围(SFDR)平均提升了31.356 4 dBc, 有效位数(ENOB)平均提升了3.177 6 bit。
时间交织型模数转换器 采样时间偏差校准 时延滤波 TI ADC timing mismatch calibration delay filtering 设计了一种采用65 nm CMOS工艺的无源噪声整形SAR ADC电路。该电路在SAR ADC的基础上仅增加6个开关和2个电容, 以实现噪声整形, 整体电路结构简单, 有效提高了SAR ADC精度。此外, 实现了2倍的无源增益, 增强了对比较器噪声的抑制作用。构建具有良好噪声抑制效果的噪声传递函数, 避免使用残差采样模块和多路比较器。仿真结果表明, 设计的10位噪声整形SAR ADC电路在33.3 MHz采样率、2.08 MHz带宽、1.2 V输入电压的情况下, 有效位数达12.4位, 功耗为459 μW。
噪声整形 逐次逼近 模数转换器 noise shaping SAR ADC 提出了一种新型双板采样的采样失真消除电路, 可用于16位差分型高精度SAR ADC。为了消除采样开关导通电阻导致的信号失真, 该采样失真消除电路由器件尺寸成比例关系的两条采样路径组成, 通过两条路径作差将差分两端的误差电荷相互抵消。相较于传统的顶板采样或底板采样, 双板采样放大了差分输入信号的幅值, 避免了电荷作差造成的信号衰减。仿真结果表明, 在1 MS/s的采样率下, 对于300 kHz的正弦输入信号, 该采样失真消除电路的总谐波失真降低了15 dB, 无杂散动态范围提高了19 dB, 采样电路的信噪比为112 dB。
高精度 采样电路 失真消除 SAR ADC SAR ADC high precision sampling circuit distortion cancellation 介绍了一种基于剪枝神经网络的后台校准算法, 能够对高精度单通道SAR ADC的电容失配、偏移、增益等多个非理想因素同时进行校准, 有效提高SAR ADC的精度。本算法不仅可以达到全连接神经网络校准效果, 而且同时对贡献小的权重进行剔除, 降低了校准电路的资源消耗, 加快了神经网络校准算法速度。仿真结果表明, 信号频率接近奈奎斯特频率的情况下, 对16 bit 5 MS/s的 SAR ADC进行校准, 校准后ADC的有效位数从74 bit提高到156 bit, 无杂散动态范围从46.8 dB提高到126.2 dB。
逐次逼近型模数转换器 剪枝神经网络 校准 SAR ADC pruned neural network calibration 设计了一种桥式并-串联级联结构的高线性度、超宽带采样/保持电路。该采样/保持电路包括输入缓冲器、辅助开关和SEF开关三个单元。采用桥式并-串联级联结构改进的辅助开关模块单元, 大幅提高了电路的线性度和带宽。该采样保持电路基于0.13 μm SiGe双极型工艺进行设计, -4.75 V和2 V双电源电压供电。仿真结果表明, 在100 fF采样电容、6.25 GHz采样频率、10.28 GHz输入频率的条件下, SFDR为69.60 dB, THD为-65.25 dB, -3 dB带宽达 35.43 GHz。
采样/保持电路 桥式并-串联级联结构 辅助开关 高线性度 sample/hold circuit bridge shunt-series cascade structure auxiliary switch high linearity 基于65 nm CMOS工艺, 设计了一种高速低功耗二分搜索算法(Binary-Search)模数转换器(ADC)。与传统Binary-Search结构相比, 该ADC的比较器采用两级动态前置放大器和一级动态闩锁器组合构成, 减小了静态电流, 得到极低的功耗; 失调电压降低到不会引起判决误差, 省去了外接的数字校准模块。因此, 芯片面积减小, 避免了校准模块拖慢比较器的工作速度。后仿结果表明, 当采样频率为1 GHz时, 该Binary-Search ADC的有效位达4.59 bit, 功耗仅1.57 mW。
模数转换器 二分搜索算法 全动态结构 ADC binary-search algorithm fully dynamic 设计并实现了一种抗辐射低功耗流水线型8位ADC。对流水线型结构的分辨率影响进行分析, 确定了最优的级间分辨率和流水线结构。采用多种电路的结构设计, 降低了电路功耗。为达到抗辐射指标, 对电路进行了抗辐射加固设计。测试结果表明, 在3 V电源电压、100 MHz时钟输入频率、701 MHz模拟输入频率的条件下, 该ADC的SFDR为596 dBc, 稳态总剂量能力为 2 500 Gy(Si), 单粒子闩锁阈值为75 MeV·cm2/mg, 功耗为69 mW。该ADC采用0.35 μm CMOS工艺制作, 面积为0.75 mm2。该ADC适用于空间环境的通信系统。
模数转换器 流水线 低功耗 抗辐射 ADC pipelined low power radiation hardened 提出了一种基于0.13 μm SiGe BiCMOS工艺的高速、高精度折叠插值A/D转换器。采用基于SEF开关的新型采样/保持电路, 固定保持阶段电压, 实现了高速、高精度、高线性度的信号采样。采用带有射极跟随器的折叠放大器, 构成平均折叠和环形插值的四级级联结构, 减少了比较器数目, 降低了建立时间和整体功耗。采用新型两级比较器, 将模拟与数字信号进行隔离, 优化了回踢噪声。使用小尺寸晶体管, 减小了再生时间。在3.3/5 V电源和013 μm SiGe BiCMOS工艺下, 该折叠插值A/D转换器实现了1.6 GS/s的采样率, SFDR为71.3 dB, SNDR为63.6 dB, ENOB为10.27 bit。
采样/保持电路 折叠放大器 比较器 折叠和插值ADC 高速 sampling/holding circuit folding amplifier comparator folding and interpolating ADC high speed 为了解决高精度逐次逼近型模数转换器(SAR ADC)中电容失配对精度的影响, 设计了一种二阶误差反馈型失配误差整形(EFMES)16位精度、500 kS/s采样率、3.3 V工作电压的SAR ADC。采用二阶EFMES结构和动态元件匹配技术, 降低了电容失配对ADC精度的影响。该EFMES SAR ADC采用SMIC 0.18 μm CMOS工艺设计。在输入信号幅度为2.6 V、采样率为500 kS/s时, 该ADC的功耗为8.382 mW, SNDR为93.67 dB, ENOB为15.27位, 基于SNDR的FoM为168.4 dB。
逐次逼近型模数转换器 电容失配 误差反馈型失配误差整形 动态元件匹配 SAR ADC capacitance mismatch EFMES dynamic element matching 设计了一种适用于心电信号处理的连续时间LCADC电路。电路去掉了传统电压模式的DAC模块, 采用了N-bit电流舵DAC, 解决了传统电压模式DAC存在的电容漏电问题。该电路包括一个电压至电流转换器、7-bit电流舵DAC、电平交叉检测模块以及偏移标准补偿模块。电路采用SMIC 0.18 μm CMOS工艺设计, 电源电压为1 V。仿真结果表明, 整体电路功耗为8.1 μW @500 Hz。通过MATLAB对数据进行处理, SNDR为53.8 dB @500 Hz, ENOB达到了8.64 bit, 输入信号范围内SNDR范围为52.8~63.6 dB, 电路功耗范围为7.3~8.5 μW。该电路适用于低频心电信号的采集。
模数转换器 异步ADC 事件驱动 电平交叉 analog to digital converter asynchronous ADC event driven level crossing 提出了一种高精度低功耗数字温度传感器。采用内部寄生PNP管进行感温。设计了一种14位高精度Σ- ADC, 将前端感温单元输入的与温度相关的电压信号转换为数字信号, 在数字域尺度变换, 并最终输出。与使用传统逐次逼近型SAR ADC内核的温度传感器相比, 提出的数字温度传感器具有更低的功耗。该传感器采用0.18 μm CMOS工艺设计并流片。测试结果表明, 测温精度为±07 ℃(-55 ℃~125 ℃), 芯片面积为1.2 mm2。
数字温度传感器 模数转换器 低功耗 digital temperature sensor ADC low power 分析了加扰技术改善ADC性能的基本原理, 通过选择合适的扰动信号注入到理想量化器模型中进行仿真, 验证了加扰技术能够随机化量化误差的周期性三角形分布。在加扰技术的实际应用中, 首先基于10 bit 25 MS/s Pipelined ADC模型完成加扰仿真, 仿真得到ADC的SFDR由7469 dB提高到了85 dB。然后对两种ADC芯片进行加扰实验, 该加扰技术使两种ADC芯片的SFDR分别提高了829 dB和597 dB。理论仿真和实验验证了加扰技术可以明显提高ADC的SFDR, 为后期ADC内部集成加扰电路模块做好了准备工作。
加扰 量化误差 dither ADC ADC quantization error SFDR SFDR 采用静态输入检测技术, 提出并实现了一个模数转换器(ADC)单粒子效应评估测试系统。该系统基于面向仪器系统的外围组件互联扩展平台(PXI)搭建。利用PXI触发模式控制模块化仪器的高速响应, 并采用实时判决的方法对ADC输出数据进行监测。基于该系统对一种自主研发的10位25 MS/s ADC进行单粒子效应辐照试验。试验结果表明, 该系统能够准确、高效评估ADC抗辐照性能, 为抗辐照ADC的加固设计提供支撑平台。
单粒子效应 ADC ADC SEE PXI PXI 对高速ADC的测量技术进行了分析研究, 提出了基于高速ADC AD9433的测量方案。系统阐述了两类模拟输入驱动电路原理, 详细介绍了两种模拟驱动电路和时钟电路抖动的分析方法。将上述理论分析应用于AD9433测量方案, 测量结果证明了上述理论分析的正确性。
高速ADC 测量 模拟驱动电路 时钟抖动 high speed ADC measurement analog input driving circuit clock jitter