我们所处的物理世界是模拟的。在现代信息与通信技术(ICT)、计算系统中，模拟电子的作用包括物理世界感应与交互、计算、控制、数据转换、通信、供电和测量等环节。以模拟集成电路为主体的模拟微电子器件是当今几乎所有以数字为中心的系统中的关键组件，对未来信息技术的发展至关重要。为了实现以5G、6G通信为代表的新一代ICT、工业40、物联网等信息社会的基础设施建设目标，其首要和必要条件是通过模拟硬件取得根本性突破，实现物理世界与机器交互的智能感知、认知和处理。为此要求模拟电子器件技术在无线信号链集成电路、计算范式与架构、高精度感知控制，以及模拟微电子技术的设计、工艺和封装测试技术、特定应用等方面开展研究，解决诸如计算范式与架构创新、压缩感知、新架构创新所需的工艺技术、毫米波和太赫兹等高频段集成电路开发所带来的各种挑战。文章从无线信号链集成电路、边缘机器学习中的模拟技术、高精度感知与控制、重要工艺创新等方面探讨了模拟微电子及应用技术前沿的最近研究进展，显示了未来模拟电子技术的关键发展趋势。

在过去的几年里，由于不同频段电磁频谱的传播特性差异、对带宽需求以及技术利用能力提升，无线通信应用的电磁频谱不断提高。在通信领域，为满足无线数据传输需求的爆炸性增长，特别是5G通信的发展，毫米波中低频段应用已经成功实现工程化并开始商业化。而对于以光波为载体的更高频率电磁波的光通信，也已经发展了几十年。在常规无线电波(毫米波)与常规光学(远红外)之间，存在着一段长期未能有效利用的空闲频谱资源，目前被统称为太赫兹频段(01~10 THz)。太赫兹频段在高速无线通信领域具备明显优势，成为有潜力的6G通信核心技术。可以预见，对这项技术的使用将助力6G通信实现网络全覆盖、高度智能化及网络安全性全面提升的愿景。文章主要关注通信领域，重点介绍了太赫兹频段的特点、构建太赫兹系统功能的器件类型与工艺集成实现技术。最后，预测了太赫兹通信技术的一些应用场景，进而显示出该技术对通信领域和人们日常生活的促进作用。

采用55 nm标准CMOS工艺，设计并流片实现了一种应用于Wi-Fi 6(5 GHz)频段的宽带全集成CMOS低噪声放大器(LNA)芯片，包括源极退化共源共栅放大器、负载Balun及增益切换单元。在该设计中，所有电感均为片上实现；采用Balun负载，实现信号的单端转差分输出；具备高低增益模式，以满足输入信号动态范围要求。测试结果表明，在高增益模式下该放大器的最大电压增益为20.2 dB，最小噪声系数为2.2 dB；在低增益模式下该放大器的最大电压增益为15 dB，最大输入1 dB压缩点为-3.2 dBm。芯片核心面积为0.28 mm2，静态功耗为10.2 mW。

基于0.18 μm CMOS工艺，设计并制作了一种偏置电路噪声消除的VCO。通过在偏置电路与VCO的尾电流源之间插入选通电路，可以实现对偏置电路的噪声电压的低通滤波。分析表明，该低通滤波器的拐点频率与选通电路的导通电阻、关断电阻以及开关时钟占空比相关。电路测试表明，加入选通电路之后，VCO的近端相噪下降约20 dB，大大降低了偏置电路的相噪贡献。

设计了一种CPW馈电的平面宽缝天线。采用Koch分形技术拓宽了天线的带宽，使用HFSS软件对CPW馈电线和矩形匹配枝节的尺寸和位置进行了优化设计。对制作的宽缝天线进行了回波损耗、方向图和增益的测试。测试结果表明，天线的带宽达到14~5.8 GHz，带内增益波动小于3 dB。该天线系统的研究在功率检测、5G通信、雷达系统等领域有较强的拓展性和应用前景。

在DC-DC变换器变压器寄生参数模型基础上，利用有限元仿真分析方法求解变压器寄生参数。结合电路仿真分析方法，通过研究不同的变压器绕制策略，分析了不同绕组策略对变压器寄生参数，以及对电路电压应力和噪声的影响。

采用0.35 μm CMOS工艺，设计了一种用于CdZnTe探测器的16通道高速前端读出电路。整体电路由16个模拟通道、偏置模块和逻辑控制模块组成，每个通道包括电荷敏感放大器、漏电流补偿电路、成形器、基线保持电路、峰值检测保持电路和时间甄别器。分析了高入射频率下主要电路模块的性能及通道的读出时序。仿真结果表明，本前端读出电路的输入能量范围为29~430 keV@1~15 fC，每个通道功耗小于1.8 mW，等效噪声电荷为87.6e-，最大能补偿的漏电流为50 nA，达峰时间为150 ns，通道增益为50 mV/fC，非线性小于1%，最高注入频率为500 kHz。

针对无片外电容型低压差线性稳压器(LDO)瞬态响应差的问题，基于40 nm CMOS工艺设计了一种带瞬态负载变化感知的无片外电容型LDO电路。采用有源前馈频率补偿，实现了电路稳定；瞬变检测电路感应负载的变化，为功率管栅极提供充、放电通路，减弱了输出电压波动。仿真结果表明，负载电流在0~100 mA范围内，该LDO的输出过冲电压和下冲电压分别为100 mV和140 mV，稳定时间在1 μs以内。全负载电流范围内，瞬态性能大幅提升。

随着信息安全与通信技术的发展，随机数在安全芯片、保密通信等领域得到了广泛应用。为提高随机数在线检测速度，针对128 bit、256 bit和512 bit中每种随机数检测长度，通过推导去除卡方检验公式中计算复杂的部分，得到易于硬件实现的公式，并对公式进行硬件优化与实现。通过VCS和Verdi仿真，验证了设计的正确性。采用Design Compiler工具，基于UMC55工艺库，将设计综合，得到了面积为1 411 GE(等效与非门数)的128 bit卡方模块。在实现较小面积的同时，达到了较为显著的优化效果。512 bit卡方模块与软件实现对比，速度提升50.08%，达到较高的随机数在线检测速度。该模块适用于需求较小面积和较高速率的硬件实现场景。

基于0.18 μm CMOS工艺，设计了一种应用于10 GHz以下无线通信频段的两级超宽带低噪声放大器(LNA)。第一级在互补共源级的基础上通过引入电阻反馈、电感峰化技术和伪电阻结构，在拓展带宽和提高增益的同时降低了噪声。第二级在共源放大的基础上通过电感峰化技术、增益辅助级和缓冲级的使用，提高了电路的增益并改善了输出宽带匹配特性。仿真结果表明，在0.5~9.2 GHz频率范围内，电路增益为14.2±0.2 dB，噪声系数(NF)小于3.97 dB，整体功耗为12.9 mW。

根据分数阶记忆元件之间的转换关系，设计了一种分数阶记忆元件通用等效电路。该等效电路在不改变电路拓扑结构的情况下，通过选择五个阻抗元件的类型，可以将任意一种接地型分数阶记忆元件转换为任意一种浮地型分数阶记忆元件。在仿真实验中，根据提出的通用等效电路，分别实现了三种分数阶记忆元件。对三种分数阶记忆元件的特性进行了分析，验证了该等效电路的正确性。

基于0.13 μm CMOS工艺，提出并设计了一种应用于三级全差分运算放大器中的新型共模反馈电路。将具有密勒补偿结构的典型两级全差分结构和源随器结构作为三级运算放大器的放大级，通过在共模反馈电路中引入前馈通路，产生的两个零点提高运放的稳定性，解决了传统共模反馈电路中多个极点难以补偿的问题。仿真结果表明，在1.2 V电源电压下，共模下增益为70.4 dB，单位增益带宽为56 MHz，相位裕度为85.5°。相比于传统无前馈电路，新型共模反馈电路的单位增益带宽和相位裕度分别提高了8.2 MHz和17.4°。具有这种共模反馈结构的运算放大器可以实现较低的电源电压和较好的相位裕度。

提出了一种由改进的前置差分运算放大器和差分式锁存器构成的高频、高速、低失调电压的动态比较器。前置预差分放大器采用PMOS交叉互连的负载结构，提升差模增益，进而减小输入失调。后置输出级锁存器采用差分双尾电流源抑制共模噪声，改善输出级失调，并加速比较过程。采用一个时钟控制的开关晶体管替代传统复位模块，优化版图面积，在锁存器中构建正反馈回路，加速了比较信号的复位和输出建立过程。采用65 nm/1.2 V标准CMOS工艺完成电路设计，结合Cadence Spectre工艺角和蒙特卡洛仿真分析对该动态比较器的延时、失调电压和功耗特性进行评估。结果表明，在12 V电源电压和1 GHz采样时钟控制下，平均功耗为117.1 μW；最差SS工艺角对应的最大输出延迟仅为153.4 ps；1 000次蒙特卡罗仿真求得的平均失调电压低至1.53 mV。与其他比较器相比，该动态比较器的电压失调和高速延时等参数有明显优势。

分析了数字下变频的原理，设计实现了能进行1、2、4、8等可选抽取倍数的高速数字下变频系统。对系统中的混频器和滤波器进行了优化设计。采用基4布斯编码和4-2压缩器，缩短混频器中的关键路径；引入基于Horner法则和子表达式共享的正则有符号数(CSD)编码，减小滤波器的硬件消耗。设计的数字下变频系统用于四通道、560 MHz 14位时间交织模数转换器(TIADC)，并基于FPGA完成功能验证。结果表明，当输入信号频率为380 MHz、抽取倍数为8时，I/Q两路信号的无杂散动态范围(SFDR)在90 dB以上。

随着大数据、云计算、物联网等技术的兴起，终端设备在硬件开销和供电方面面临巨大挑战，对于新型高效低功耗运算单元的需求日益迫切。针对运算单元功耗高的问题，提出了一种新型高效低功耗的近似Booth乘法器，可应用于图像处理、多媒体处理、模式识别等可容错应用领域。实验结果表明，与已有乘法器相比，所提出的近似Booth乘法器在功耗和延时方面分别降低了19.3%和28.6%，在面积方面节省了29.0%。同时，所提出的近似Booth乘法器的运算精度也具备一定的优势。最后，在高斯滤波的应用中验证了所提出的近似Booth乘法器的实用性。

在对3D封装微系统进行力学仿真建模时，硅通孔(TSV)和微焊点等结构的多尺度效应明显，需要划分大量网格，通过合理的等效处理可以降低网格数量，提高仿真效率。常规的方形柱等效使得结构失去原有微观形貌，仿真误差增加。为此，针对实际微观形貌提出了一种等效均匀化模型力学参数的确定方法。基于弹性力学方法，推导了圆柱形貌特征的TSV硅基板层力学参数的等效计算公式。对鼓球形貌特征的微焊点/下填料层均匀化模型提出了分层思想的力学参数确定方法。与现有方法相比，该方法考虑了微系统特征结构的真实形貌特征，计算效率更高，计算结果的一致性更好。

针对射频多端口器件微波测试需求，基于SOLT校准原理设计了一种工作频率在DC~12 GHz范围内、基于RF MEMS开关的四端口电子校准件。数值仿真结果表明，在短路状态下，器件的回波损耗小于015 dB；在直通状态下，器件的插入损耗小于05 dB，端口之间的隔离度大于20 dB；在开路状态下，器件的回波损耗小于03 dB，端口之间的隔离度大于25 dB；同时采用微表面加工工艺，利用磁控溅射工艺对负载电阻进行了制备，其测试结果约为50 Ω，符合设计要求。设计的基于RF MEMS开关的四端口校准件，具有射频性能好、体积小、易于集成等优点，能够满足X波段微波多端口器件在片测试的应用需求。

SiC因其优越的电学特性，已发展成为高压功率器件领域的翘楚。然而，SiC与SiO2界面存在高密度界面态，使得SiC MOSFET沟道迁移率远低于SiC材料本身的体迁移率，大大约束了SiC材料本身电学性能的发挥。为改善反型层沟道迁移率，不同功率器件厂商采用了不同的栅极氧化工艺，所实现的栅极氧化层界面态密度各有不同，现有的功率器件仿真软件提供的多种界面态能级分布模型都需要芯片厂商实际的流片数据作为支撑，这对功率器件上游设计人员产生了阻碍。基于此，文章通过流片测试数据，结合TCAD仿真软件给出了一种用于SiC MOSFET器件仿真的界面态能级分布模型。利用给出的界面态能级分布模型，与实际产品对比，仿真得出的I-V曲线与测试曲线基本重合。

传统的硅压阻式压力传感器存在易受温度影响、断裂韧性较差以及传感节点有限等缺点，因此设计了一种悬浮型阵列结构的石墨烯压力传感器。首先分析了该传感器的结构与原理，然后研究了应变对石墨烯能带结构的影响。最后，建立了顶板-支柱结构的压强放大模型和挠度放大模型。理论与仿真结果表明，压强的放大系数与半径比满足负指数关系，随着支柱底面半径的不断减小，放大系数趋于定值；在集中压力模型中，最大挠度与半径比近似满足线性关系，最大挠度与压强呈三分之一幂次关系。

提出了一种基于体硅的表面超结横向绝缘栅双极晶体管(SSJ LIGBT)。分析了工艺参数注入剂量和注入能量对器件性能的影响，基于耐压需求的考虑，设计并优化了SSJ LIGBT器件及其终端。对该SSJ LIGBT进行了击穿特性、输出特性和转移特性的测试。测试结果表明，该SSJ LIGBT的耐压达到693 V，比导通电阻仅为6.45 Ω·mm2。

针对p型GaN IMPATT制造工艺仍未成熟，提出了一种In04Ga06N/GaN n-n型异质结构来取代常规p-n结构，使GaN IMPATT二极管工作在IMPATT模式下。研究了这种n-n型In04Ga06N/GaN碰撞电离雪崩渡越时间(IMPATT)二极管的噪声特性，与同等条件下的传统GaN基p-n结IMPATT二极管作比较。结果表明，在不同偏置电流密度和不同InGaN层厚度下，该器件的噪声特性均好于传统p-n结构。结合器件交流输出特性可以得知，In04Ga06N/GaN同型异质结IMPATT器件不仅在功率效率上优于GaN p-n结构，其噪声性能表现亦优于传统GaN p-n结构，特别是在高频段的噪声特性优势更加明显。该研究可以为GaN基IMPATT器件的设计提供更多的思路和参考。

利用TCAD Sentaurus模拟仿真软件，研究分析了三种不同结构的槽栅型1 200 V SiC MOSFET单粒子响应特性，器件包括传统单沟槽MOSFET、双沟槽MOSFET和非对称沟槽MOSFET结构。仿真结果表明，双沟槽MOSFET的抗单粒子特性优于其它两种结构器件。通过分析可知，双沟槽MOSFET结构的优越性在于有较深的源极深槽结构，有助于快速收集单粒子碰撞过程产生的载流子，从而缓解大量载流子聚集带来的内部电热集中，相比其它两种结构能有效抑制引起单粒子烧毁的反馈机制。

基于横向双扩散金属氧化物半导体(LDMOS)的可控硅结构(LDMOS_SCR)因其较强的单位面积电流处理能力和出色的高压特性，通常用于高压下的静电防护。通过将原本浮空的漏极N+分割为对称的P+、N+和P+结构，提出了一种基于LDMOS_SCR的双向防护器件。该器件具有低触发和高维持电压。通过降低形成在栅极区域底部的寄生双极晶体管的发射极注入效率，减少了SCR固有的正反馈增益。基于TCAD进行仿真，实验结果表明，与传统的LDMOS_DDSCR相比，新型器件的触发电压从69.6 V降到48.5 V，维持电压从14.9 V提高到17 V，证明了提出的结构与传统LDMOS_DDSCR器件相比具有出色的抗闩锁能力

提出了一种高功率条件下MOSFET栅电荷特性的有效测量方法。在半桥电路的下管开启过程中，沟道出现高电流和高电压同时存在的情况，产生很高的瞬态功率。对于传统栅电荷测试方案，这不仅要求直流电源具备相当的功率输出，而且会在高功率区产生严重的自热效应，无法得到准确的栅电荷特性曲线。文章基于栅电荷测试的基本物理过程和关系，通过测量大电压-小电流与大电流-小电压下的栅电荷特性，获得了高功率条件下MOSFET的栅电荷特性。结果表明，该方法得到的栅电荷特性曲线及参数值与标准规格书的结果非常接近，具有很好的工业应用价值。

设计了一种基于阳极键合的环形谐振器的制作方法，用以简化环形静电陀螺谐振器的制作工艺。采用(100)及(111)顶层硅的SOI，分别通过阳极键合工艺制作了硅基环形陀螺谐振器。分析了不同晶向下频率裂解的产生及对陀螺谐振的影响，同时通过仿真分析了晶向对双波腹与三波腹振型的影响程度。利用网络分析仪在真空腔内对器件进行扫频测试实验，得到了两种器件的幅频响应特性，讨论了双波腹与三波腹工作模态与晶向的关系。双波腹相对于三波腹更易受加工条件的影响，而相对的振动幅值更大。同时设计静电调谐的方法，解决了(111)晶向硅基双波腹存在的频率裂解较大的问题。

面向现代通信及相控阵雷达领域的需求，设计了一种移相间隔为225°的Ka波段4位开关线型射频MEMS移相器。主要对实现移相功能的四个移相单元进行了设计，采用台阶补偿技术优化移相单元上下通路分工选通，以提供最佳的阻抗匹配；采用直角转角结构，设计了可提高CPW直角性能的延迟线，并对应用该延迟线的4位开关线型移相器进行了总体设计。用HFSS进行建模仿真，结果表明，在0~40 GHz工作频段内，16个状态的插入损耗均小于2.15 dB，回波损耗均大于19.18 dB，驻波比均小于1.25，在40 GHz频点处的相移误差在1.57°以内，整体尺寸为10 mm2。

针对一种大尺寸CLCC器件在100次、-45 ℃~85 ℃温度循环实验后发生CTE失配失效的问题，提出了两种改进热膨胀系数(CTE)不匹配的优化方案，进行了仿真对比分析。基于较优的改进方案，采用有限元仿真及Engelmaier模型计算其疲劳寿命，完成了温度循环试验验证。仿真结果表明，在陶瓷中部钎焊参数合适的成形引线较好地缓解了氧化铝陶瓷与焊料、FR4基板的CTE失配问题，满足实际使用需求。本文研究对大尺寸氧化铝陶瓷封装设计有参考价值。

对比封装体不同的热疲劳寿命预测模型，选择适用于微弹簧型陶瓷柱栅阵列(CCGA)封装的寿命预测模型，并对焊点的热疲劳机制进行分析。利用Workbench对焊点进行在温度循环载荷作用下的热疲劳分析。对比不同热疲劳寿命预测模型的结果，表明基于应变能密度的预测模型更适用于微弹簧型CCGA。随后对等效应力、塑性应变、平均塑性应变能密度和温度随时间变化的曲线进行分析，结果表明，在温度保持阶段，焊柱通过发生塑性变形或积累能量来降低其内部热应力水平，减少热疲劳损伤累积；在温度转变阶段,焊柱的应力应变发生剧烈变化，容易产生疲劳损伤。

金锡合金焊料(Au80Sn20)具有良好的导热、导电性，广泛用于高可靠集成电路共晶贴片工艺。研究了硅基芯片AuSn共晶焊工艺中工艺参数对硅原子向AuSn焊料扩散的影响，当共晶温度从310 ℃增加到340 ℃时，AuSn焊料中硅原子质量百分比增加1个数量级。分析了硅原子向AuSn焊料的扩散机理，讨论了硅原子向焊料扩散后对产品可靠性的影响及控制措施。

针对自动粗铝丝超声楔焊键合的尾丝质量问题，剖析了键合尾丝的形成机理，建立了键合尾丝缺陷故障树，构建了键合尾丝缺陷的因果关系图，提出了尾丝缺陷现象与根源因素的影响关系矩阵，确立了尾丝质量控制的关键控制点和控制要求。