基于65 nm CMOS工艺设计了一种25~28 Gbit/s具有自适应均衡和时钟数据恢复功能的光接收机电路。光接收前端采用低带宽设计, 以优化接收机的灵敏度;采用判决反馈均衡器, 以恢复低带宽前端引入的码间干扰。为了适应不同速率和工艺角引入的码间干扰, 结合SS-LMS自适应算法, 实现信号的自适应均衡。无参考时钟数据恢复电路采用鉴频环路拓宽频率捕获范围, 同时将半速率鉴相器嵌入均衡器中, 以降低功耗和成本。后仿真结果表明, 在100 fF光电二极管的寄生电容条件下, 接收前端最大增益达到66 dBΩ, 25%带宽处的等效输入噪声电流为153 pA·Hz-1/2, 光接收机灵敏度为-145 dBm。当电源电压为12 V时, 光接收机的整体功耗为1811 mW。

基于90 nm SiGe BiCMOS工艺，设计了一种高速(4×112 Gbit/s)四阶脉冲幅度调制跨阻放大器电路。为了兼顾高带宽和低噪声，采用了并联反馈架构的输入级电路。提出一种新颖的基于双吉尔伯特单元的可变增益放大器结构来适应宽动态范围的输入电流。电路利用射级退化技术来提高带宽和改善线性度。芯片测试结果表明，光接收前端链路可以实现最大74 dBΩ的跨阻增益，带宽为32 GHz，输入参考噪声电流密度为5.6 pA·Hz-1/2，高至3 mA的输入电流峰峰值下总谐波失真小于5%。跨阻放大器芯片进一步集成至400G QSFP-DD模块，测试结果表明，模块性能满足400G以太网FR4标准的灵敏度和传纤距离要求。

基于0.13 μm SiGe BiCMOS工艺,设计了一种25 Gbit/s的光接收机前端放大电路单片集成的放大电路。该电路实现了光接收机前端放大电路的单片集成,并采用带反馈系统的跨阻放大器、电感峰化、自动增益控制电路等设计有效提高了增益、带宽和系统稳定性。经仿真与测试,该设计增益达到69.9 dB,带宽为19.1 GHz,并在工业级芯片工作温度(-40 ℃~+85 ℃)下带宽误差不超过0.1%。该芯片工作时需要的供电电流为45 mA,功耗为81 mW,信号抖动RMS值为5.8 ps,具有良好的性能和稳定性。本设计提供了一种能够适用于100 Gbit/s(25 Gbit/s×4线)光互连系统的设计方案,具有广泛的应用前景。

基于65 nm CMOS工艺设计了一种56 Gbit/s PAM4 光接收机前端放大电路。前级为差分形式的跨阻放大器, 采用共栅前馈型结构降低输入阻抗, 并在输入端串联电感, 有效提高了跨阻放大器的带宽和灵敏度。后级放大器采用具有线性增益控制的多级级联可变增益放大器, 实现对输出摆幅的自动控制。输出缓冲器采用源极退化技术来拓展带宽。后仿真结果表明, 在100 fF光电二极管的寄生电容条件下, 所设计的光接收机前端电路的-3 dB带宽为24.4 GHz, 最大增益达到66 dBΩ, 等效输入噪声电流为17.0 pA·Hz-1/2。在输入电流变化及不同工艺角下, 输出眼图抖动较小且张开度良好。当电源电压为1.2 V时, 不同工艺角下的平均功耗为42.5 mW。

针对短沟道晶体管数学模型高复杂度问题，文章提出了一种适用于刻画短沟道晶体管模型的 gm/Id方法。该方法主要通过建立电路指标与晶体管尺寸的关系来优化电路性能。采用gm/Id方法设计了一种低功耗、低噪声和宽带宽的2.5 Gbit/s跨阻放大器，并进行了版图后仿真，仿真结果表明，当光电二极管电容为250 fF、跨阻放大器的低频增益为59.72 dBΩ、-3 dB带宽为3.445 GHz、输入的等效噪声电流密度为6.209×10-3 nA/sqrt/Hz、等效输入积分噪声电流为876.0 nA且采用1.2 V的电压供电时，该电路整体功耗为7.5 mW。测试结果表明，输入100 μA电流时，电路的峰值数据抖动约为64.92 ps,输出摆幅为81.1 mV。

Kramers-Kronig（KK）接收机能从光信号的强度信息中重建相位信息，突破了单个光探测器只能检测和处理光信号强度信息的局限，是近年来光通信系统的一个研究热点。该接收机可以补偿光纤色散带来的损伤，降低系统对载波功率比的要求，能显著地提高接收机灵敏度，大大增加了系统容限和传输距离。在接收端仅用单个光探测器，极大地降低了同时检测光信号强度和相位的成本，在成本敏感的数据中心之间的光互联网络中有着光明的应用前景。然而，该接收机也存在着一定的技术问题，这可能会阻碍其在实际系统中的应用。文章介绍了KK接收机的原理和应用，对其技术问题和解决方案进行了系统地分析。同时，文章也从实用化角度出发，介绍了该接收机方案在实际系统中遇到的挑战，总结了现有的解决方案。最后，文章对该接收机未来的研究方向进行了探讨。

光电耦合器的核心模块是光电探测芯片。介绍了一种抗辐照光电探测芯片的设计，该电路基于 0.5 μm标准互补金属氧化物半导体 (CMOS)工艺研制，内部包含跨阻放大器 (TIA)、基准源和比较器等模块电路，并通过电路结构和版图设计进行抗辐照加固。测试结果表明，抗总剂量能力达到 200 krad(Si)，同时，该芯片数据传输速率可达 10 MBd，其输入高电流范围为 6~18 mA。

基于55nm CMOS工艺, 设计了一种具有宽动态范围的2.5Gb/s光接收机模拟前端电路。作为光接收机的输入级电路, 为了获得低噪声和高灵敏度性能, 跨阻放大器(TIA)基于三级反相器级联结构, 同时采用双自动增益控制(DAGC)电路来扩大输入信号的动态范围。为了提高增益, 引入后置放大器, 包括电平转换电路和三级差分放大电路, 同时利用电容简并的方法来进一步拓展带宽, 最后进行缓冲器输出。测试结果表明, 在误码率为10-12的情况下, 光接收机的输入灵敏度为-26dBm, 过载光功率为3dBm, 动态范围达到29dBm。光接收机在3.3V供电电压下, 电流功耗为36mA, 整体芯片面积为1176μm×985μm。

采用0.18μm BiCMOS工艺设计并实现了一种高增益、低噪声、宽带宽以及大输入动态范围的光接收机跨阻前置放大器。在寄生电容为250fF的情况下, 采用全集成的四级放大电路, 合理实现了上述各项参数指标间的折中。测试结果表明: 放大器单端跨阻增益为73dB, -3dB带宽为7.6GHz, 灵敏度低至-20.44dBm, 功耗为74mW, 最大差分输出电压为200mV, 最大输入饱和光电流峰-峰值为1mA, 等效输入噪声为17.1pA/Hz, 芯片面积为800μm×950μm。