作者单位
摘要
【目的】

针对400 Gbit/s双偏振(DP)-16正交幅度调制(QAM)相干光接收机应用的核心线性跨阻放大器(TIA)实现问题。

【方法】

文章基于先进锗硅异质结双极型互补氧化物半导体(SiGe BiCMOS HBT)工艺实现了一种64 GBaud双通道差分线性TIA。芯片核心由两路完全相同的信号放大通道组成,以输入放大相干接收的I和Q分量。信号放大通道电路采用全差分电压并联负反馈结构作为核心TIA,采用两级差分可变增益放大器(VGA)级联结构实现进一步信号放大,单端输出阻抗50 Ω的电流模逻辑(CML)缓冲器作为输出级。在输入两端,分别引入了独立的直流恢复(DCR)环路以消除输入信号直流分量及差分输出直流失调,并引入了全差分直流失调消除(DCOC)以消除工艺失配产生的输出直流失调,提高电路线性度。为了提高输入动态线性范围,引入了自动增益控制(AGC)电路以自动根据输入信号强度调节TIA跨阻及VGA增益,避免信号饱和失真;为了优化输出阻抗匹配,减小静电放电(ESD)二极管寄生电容影响,输出级采用了三端口桥式-T网络(T-Coil)电感峰化负载结构,以改善输出回损,提高带宽。芯片采用先进SiGe BiCMOS HBT工艺设计制造,裸片尺寸为1.6 mm×1.8 mm,通道间距为625 μm。芯片搭配结电容Cpd=50 fF的光电二极管(PD)及相干接收光路元器件封装成集成相干接收机(ICR)组件进行测试。

【结果】

封测结果表明,该芯片小信号跨阻增益为差分5 kΩ,3 dB带宽为32 GHz,总谐波(THD)小于2%,饱和输入功率达到3 dBm,整个芯片由3.3 V单电源供电,静态功耗仅为250 mW。

【结论】

芯片可用于64 GBaud的相干接收应用,配合DP-16QAM调制,可实现单波400 Gbit/s传输应用。

64 GBaud 差分线性跨阻放大器 可变增益放大器 三端口桥式-T网络 锗硅异质结双极型互补氧化物半导体 64 GBaud differential linear TIA VGA T-Coil SiGe BiCMOS HBT 
光通信研究
2023, 49(6): 57
作者单位
摘要
南京邮电大学 电子与光学工程学院、微电子学院, 南京 210023
基于65 nm CMOS工艺设计了一种56 Gbit/s PAM4 光接收机前端放大电路。前级为差分形式的跨阻放大器, 采用共栅前馈型结构降低输入阻抗, 并在输入端串联电感, 有效提高了跨阻放大器的带宽和灵敏度。后级放大器采用具有线性增益控制的多级级联可变增益放大器, 实现对输出摆幅的自动控制。输出缓冲器采用源极退化技术来拓展带宽。后仿真结果表明, 在100 fF光电二极管的寄生电容条件下, 所设计的光接收机前端电路的-3 dB带宽为24.4 GHz, 最大增益达到66 dBΩ, 等效输入噪声电流为17.0 pA·Hz-1/2。在输入电流变化及不同工艺角下, 输出眼图抖动较小且张开度良好。当电源电压为1.2 V时, 不同工艺角下的平均功耗为42.5 mW。
光接收机前端 跨阻放大器 自动增益控制 可变增益放大器 PAM4 PAM4 optical receiver front-end TIA AGC VGA 
微电子学
2022, 52(1): 52
作者单位
摘要
武汉大学 物理科学与技术学院, 武汉 430072
介绍了一种基于0.18μm SiGe BiCMOS工艺的, 可应用于高速通信的25Gb/s可变增益放大器(VGA)。该放大器由核心电路、输出缓冲器和偏置电路组成, 核心电路采用改进型Gilbert结构, 增大了电路的增益动态范围; 同时采用电感峰化技术克服大寄生电容来实现宽带特性。后仿真结果表明, 该可变增益放大器的最大增益为20.15dB, -3dB带宽(BW)为26.8GHz, 可支持高达25Gb/s的数据速率, 在3.3V电源电压下的功耗为26.4mW, 芯片大小为1120μm×1167μm。
可变增益放大器 改进型Gilbert结构 电感峰化 高速通信 VGA BiCMOS BiCMOS improved Gilbert structure inductance peaking high-speed communication 
半导体光电
2021, 42(6): 799
作者单位
摘要
四川九洲电器集团有限责任公司 微波技术研究部,四川 绵阳 621000
基于自适应控制技术,在宽带捷变频频率合成器的设计方案中同时引入自动调节滤波电路和带温度预校准功能的自动电平控制电路,有效降低了输出信号杂散,提高了输出信号的功率平坦度, 相比传统的利用分段滤波方式实现的宽带频率源,减小了模块体积。文中不仅详细介绍了这2 个电路的实现过程,还从易于工程实现的角度出发,着重介绍了一些能有效降低调试工作量的方法。设计所得的频率合成器输出频率1 000 MHz~1 900 MHz,步进2 MHz,在–45 ℃~+85 ℃的温度范围内,实现了杂散抑制优于–70 dBc,输出功率10 dBm±0.3 dBm 的技术指标。
自适应控制 可调滤波器 可变增益放大器 杂散抑制 adaptive control tunable filter Variable Gain Amplifier(VGA) spurious suppression 
太赫兹科学与电子信息学报
2015, 13(3): 473
作者单位
摘要
1 长春理工大学 光电工程学院,吉林 长春 130022
2 长春理工大学 机电工程学院,吉林 长春 130022
为了降低野外对空中观测实验的复杂度和成本,设计了基于VGA接口液晶显示屏的通用空中目标室内模拟仿真平台,并对该平台所采用的基于空间位置/大气密度的空中目标形态/能量实时更新模拟算法进行研究。平台由S3C2440处理器和VGA接口组成,在每一时刻计算模拟目标的瞬时高度、距离、速度,结合这些参数并依据大气密度变化和能量制约算法,实时生成模拟目标的显示位置和尺寸大小,并通过VGA接口把模拟目标显示在液晶屏上。测试结果表明,利用该平台对空中的目标模拟,与传统的野外实测相比降低了90%以上的成本,且具有可随意变更观察目标和实验重复性好的优点,能满足在单一背景下模拟空中目标的需要。
空中目标 模拟器 VGA VGA air targets simulator 
液晶与显示
2014, 29(6): 976
作者单位
摘要
陕西理工学院 物理与电信工程学院,陕西 汉中 723000
为了适应嵌入式系统显示终端的图形显示应用需要,提出了一种通用的VGA波形显示系统。依据VGA的显示原理,该系统FPGA内部集成A/D控制模块、双口RAM模块和VGA显示控制模块,利用双口RAM完成了采集数据的缓存,通过VGA显示控制模块读取缓存数据,产生标准的VGA控制时序信号,实现数据的图形显示。测试结果表明:基于FPGA的波形显示系统能够产生正确的VGA接口时序,完成波形数据的稳定显示。该系统具有自主知识产权核,方便移植,为基于FPGA的嵌入式可视化终端提供一种较好的解决方案。
现场可编程门阵列 视频图形阵列 波形显示 显示模式 FPGA VGA waveforms display display mode 
液晶与显示
2014, 29(1): 88
作者单位
摘要
1 北京理工大学光电学院 光电成像技术与系统 教育部重点实验室, 北京100081
2 微光夜视技术重点实验室, 西安 710065
为利用低成本UTP双绞线实现高清VGA模拟视频信号的远距离传输, 完成了VGA模拟差分信号的远距离传输系统的设计及实现。在发送端, 通过差分驱动芯片AD8147对信号进行驱动; 在接收端, 采用差分接收和均衡器AD8123芯片对信号进行均衡和补偿, 恢复原始视频信号。实验证明, 该系统可以在CAT-5e类UTP双绞线上实现最大距离300m、720P分辨率的高清VGA模拟视频信号的远距离传输, 传输后的视频图像清晰、色彩饱满。
模拟差分信号 远距离传输 VGA VGA analog differential signal long-distance transmission 
光学技术
2013, 39(5): 433
张超 1,2,*李洪文 1贾建禄 1赵雨菲 1,2[ ... ]王鸣浩 1
作者单位
摘要
1 中国科学院 长春光学精密机械与物理研究所, 吉林 长春130033
2 中国科学院大学, 北京100049
设计了基于Camera Link标准的高帧频多通道图像采集显示系统, 可以对高帧频多通道相机进行图像采集及实时显示。依据系统功能需求设计了系统架构, 给出了系统各个功能模块的设计方法。完成了系统软件和硬件设计, 详细介绍了针对多通道相机图像的存储和读取方法, 及VGA显示模块的程序设计方法, 并进行了高帧频图像采集显示实验。实验表明, 对于帧频为2 000 帧/s、分辨率为80×80的图像源, 该系统可以对其进行实时的采集、处理和显示, 并获得了较好的效果。
多通道相机 图像采集 multiple channels camera image acquisition Camera Link Camera Link VGA VGA 
液晶与显示
2013, 28(4): 593
姜漫 1,2吴志勇 1,*曹腾 3
作者单位
摘要
1 中国科学院 长春光学精密机械与物理研究所, 吉林 长春 130033
2 中国科学院大学, 北京 100049
3 浙江大学 信息与通信工程研究所, 浙江 杭州 310027
为解决VGA显示系统因基于计算机或专用芯片而不易携带和更改的局限性, 采用可实现用户自定制内核功能的SOPC技术, 完成PS/2键盘控制下VGA字符和图像显示系统设计。在FPGA中构建32位NIOS Ⅱ内核, C语言编写主程序, 采用AVALON总线连接外设驱动控制器和基本PIO接口, 连同VGA时序模块与缓存器组成的VGA控制器, 实现系统软件; 基本硬件电路、外部存储芯片、PS/2键盘、VGA接口和串口电路构成硬件平台。系统最终实现SOPC内核移植和在PS/2键盘控制下由CRT显示器显示字符和图片的功能。
SOPC SOPC NIOS Ⅱ NIOS Ⅱ VGA VGA PS/2 PS/2 SDRAM SDRAM 
液晶与显示
2013, 28(1): 120
作者单位
摘要
北京理工大学 光电学院, 北京 100081
SDRAM作为高速大容量存储器应用于视频采集系统十分方便。首先简介了SDRAM存储器的控制原理, 然后介绍了EMBCCD(电子倍增背照明CCD)成像系统中图像数据的缓存和VGA显示。利用FPGA成功地实现了SDRAM控制器的设计。该控制器能够控制两片SDRAM乒乓操作, 实现了EMBCCD图像信号的缓存。所获得的视频图像稳定、清晰、流畅。
图像缓存 EMBCCD EMBCCD SDRAM SDRAM FPGA FPGA image cache VGA VGA 
光学技术
2012, 38(6): 693

关于本站 Cookie 的使用提示

中国光学期刊网使用基于 cookie 的技术来更好地为您提供各项服务,点击此处了解我们的隐私策略。 如您需继续使用本网站,请您授权我们使用本地 cookie 来保存部分信息。
全站搜索
您最值得信赖的光电行业旗舰网络服务平台!