为了实现基于FPGA的具有Mini-LVDS接口的TFT-LCD时序控制器, 对TFT-LCD的时序控制器、Mini-LVDS技术的数据排列方式和FPGA的功能进行了研究。通过对Mini-LVDS的数据排列方式的研究, 提出了独特的数据处理方法。利用FPGA内嵌的SRAM, 设计了一种并行转串行的转换器, 把一行的数据分成前半部分和后半部分并同时向外输出; 利用D触发器、延时的方法实现了相邻二点的数据串并转换; 综合利用移位寄存器、串行加法器和DDR技术, 设计了一种8∶1的并串转换电路, 实现了子像素内数据的并串转换。利用Xilinx公司的FPGA的输出宏单元, 设计了把CMOS逻辑电平信号转换为Mini-LVDS逻辑电平信号的数据发送器。利用Xilinx公司的FPGA的时钟宏单元块, 探讨并解决了多时钟的问题。通过研究Mini-LVDS和时序控制器的特性, 提出了复位信号的产生方法和相对应的数据处理方法。利用此方法设计出的具有Mini-LVDS接口的时序控制器已应用于本公司的分辨率为1 280×1 024的产品中, 数据的传输频率达108 MHz, 颜色深度为24 bit。这个产品的显示画面清晰, 过渡自然。利用此方法设计的TFT-LCD的时序控制器基本符合稳定可靠、抗干扰能力强等要求。

根据TFT-LCD的驱动原理, 研究了一种基于客户定制化设计的非规则液晶显示屏, 提出了此种液晶显示屏驱动芯片布局及其同液晶屏幕的连接方式。分析了此种非规则设计的液晶显示屏时序控制的独特之处, 并利用FPGA设计了其时序控制器。根据乒乓操作的原理, 利用FPGA进行了数据的缓存及分流等处理。为降低电磁干扰, 提高产品性能, 设计了基于FPGA的RSDS接口。文章还展示了此非规则设计液晶显示屏的静态及动态显示效果。

利用输入宏单元块设计了LVDS信号转换为CMOS信号的LVDS信号接收器。分析了终端电阻的作用, 说明了两种终端电阻使用方法, 并重点分析了FPGA内嵌电阻的原理和使用方法。利用DDR技术, 研究了3.5倍频的时钟处理7倍频数据的方法, 降低了数据的频率；利用数据缓冲器, 设计了一种串并转换器。分析了数据对齐的方法和OpenLDI支持的两种信号映射格式；利用数据分配器, 通过不同的选择, 输出符合两种标准的数据映射格式的数据。结合Xilinx公司的FPGA的时钟处理宏单元块的特点, 研究了时钟恢复的方法。利用了周期约束、特定约束、区域约束等约束方法提高程序的可靠性。为了提高整体电路板信号的完整性和降低PCB布局的复杂性, 研究了LVDS倒相的方法。