随着 FPGA（Field Programmable Gate Array）在大型系统中得到越来越广泛的应用，单片 FPGA往往难以胜任全部工作，多片 FPGA之间进行高速稳定通信成为了该领域的一个研究热点。为此设计了一种基于低压差分信号（low voltage differential signal，LVDS）可用于 FPGA片间高速稳定通信的校验协议，该协议在常规 LVDS通信的基础上进行多轮多路校验，以提高传输可靠性。基于该协议，搭建了一套由两片 Xilinx 7系列 FPGA构成的 9通道 LVDS通信测试系统。其中 1个通道用于同步时钟，另外 8通道用于校验和通信。经过长时间高低温测试，在保证单路传输速率达 1.2 Gb/s的情况下，相对于常规 LVDS通信，误码率大大降低。

随着TFT-LCD在尺寸、分辨率及刷新率方向的飞速发展, 优质的显示品味对时序控制器(T-CON)和特定源极驱动芯片(SD)之间的传统接口传输协议速率提出了挑战, 因此成为TFT-LCD发展的关键。为了实现数据信号的高速传输, 本文研究并提出了一种新型高速点对点接口传输协议CSPI(China Standard Point-to-Point Interface)。CSPI通过嵌入式的CDR(Clock Data Recovery)机制实现T-CON和SD之间时钟校准, CDR校准完成后, 指令信号LS输出高电平并反馈发送端T-CON, 通知T-CON可以传输下一阶段有效数据, 同时, CSPI技术特定封装包对位数据嵌入传输数据线中。数据传输采用特有的8位/9位编码和扰码技术以实现数据快速而不失精准的传输。相对于传统mini-LVDS接口协议, CSPI技术的传输速率可以提升至3 Gb/s, 有效减少传输线数量, 同时大幅提升信号传输质量。此外, CSPI时钟信号内置, 可以有效降低EMI。基于1 383 mm(55 in)超高清液晶显示屏的实验结果表明, 眼图的最小幅度和宽度分别约为312 mV和548 ps。可以满足系统对传输信号稳定性, 可靠性和抗干扰能力的要求, 同时减少印刷电路板(PCB)布局面积, 有利于降低成本。

为满足CMOS图像传感器(CIS)图像数据高速输出的需求, 提出一种适用于CIS的片上高速低电压差分信号（LVDS）驱动电路结构。首先介绍了CIS高速数据传输接口的常见类型、LVDS接口技术的起源和特点; 接着根据CIS的需求特点确定了LVDS驱动电路的设计思路和结构; 最后给出了驱动电路设计原理图和仿真结果, 以及接收端眼图仿真结果。仿真结果表明,该LVDS驱动电路, 数据传输速率可以达到500Mb/s, 所有参数均满足TIA/EIA644A接口标准的需求, 接收端眼高为310mV, 眼宽为0.9UI。

提出一种多相机的高速图像传输方法，以克服目前采用LVDS方式进行长距离图像传输技术存在的所需线缆数量大、同时需要进行数据中继、系统的复杂度高的缺陷。系统采用FPGA为主控制器，将接收到的高速相机发出的LVDS格式图像数据转换成TTL信号，并分别输入到指定的存储区中。将相应存储区中的图像数据进行打包处理，送入RocketIO中转换为高速串行数据后，利用光纤进行远距离传输。实验表明，该方法在1.6 Gbps的传输速率下，传输数据量为32 Gbit时，误码数为零，且系统设计简单、性能优良，具有较强的可扩展性。

综合模块化航空电子(IMA)是当前机载航空电子体系结构发展的最高阶段, 对高速数字传输交换阵列在其中的位置和作用、及相关的关键技术进行了讨论, 最后提出了一种高速数字传输交换阵列的实现方案, 测试结果表明,该方案实现了稳定可靠的数据传输和交换。

为了实现基于FPGA的具有Mini-LVDS接口的TFT-LCD时序控制器, 对TFT-LCD的时序控制器、Mini-LVDS技术的数据排列方式和FPGA的功能进行了研究。通过对Mini-LVDS的数据排列方式的研究, 提出了独特的数据处理方法。利用FPGA内嵌的SRAM, 设计了一种并行转串行的转换器, 把一行的数据分成前半部分和后半部分并同时向外输出; 利用D触发器、延时的方法实现了相邻二点的数据串并转换; 综合利用移位寄存器、串行加法器和DDR技术, 设计了一种8∶1的并串转换电路, 实现了子像素内数据的并串转换。利用Xilinx公司的FPGA的输出宏单元, 设计了把CMOS逻辑电平信号转换为Mini-LVDS逻辑电平信号的数据发送器。利用Xilinx公司的FPGA的时钟宏单元块, 探讨并解决了多时钟的问题。通过研究Mini-LVDS和时序控制器的特性, 提出了复位信号的产生方法和相对应的数据处理方法。利用此方法设计出的具有Mini-LVDS接口的时序控制器已应用于本公司的分辨率为1 280×1 024的产品中, 数据的传输频率达108 MHz, 颜色深度为24 bit。这个产品的显示画面清晰, 过渡自然。利用此方法设计的TFT-LCD的时序控制器基本符合稳定可靠、抗干扰能力强等要求。

利用输入宏单元块设计了LVDS信号转换为CMOS信号的LVDS信号接收器。分析了终端电阻的作用, 说明了两种终端电阻使用方法, 并重点分析了FPGA内嵌电阻的原理和使用方法。利用DDR技术, 研究了3.5倍频的时钟处理7倍频数据的方法, 降低了数据的频率；利用数据缓冲器, 设计了一种串并转换器。分析了数据对齐的方法和OpenLDI支持的两种信号映射格式；利用数据分配器, 通过不同的选择, 输出符合两种标准的数据映射格式的数据。结合Xilinx公司的FPGA的时钟处理宏单元块的特点, 研究了时钟恢复的方法。利用了周期约束、特定约束、区域约束等约束方法提高程序的可靠性。为了提高整体电路板信号的完整性和降低PCB布局的复杂性, 研究了LVDS倒相的方法。

为了获得高速运动目标的位置与姿态信息, 分析目标瞬态事件发生的机理和运动规律, 提出了以现场可编程门阵列(FPGA)为核心的高帧频图像采集及实时显示的设计方案。研究了高速互补金属氧化物半导体(CMOS)数字图像传感器LUPA1300-2, 并以此为基础研究了500 fps图像采集及实时显示系统的关键技术, 以FPGA为核心设计了基于高速低压差分信号(LVDS)接口的图像采集模块、色彩复原模块及图像缓存模块。通过图像采集实验, 验证了系统设计稳定可靠, 满足现场实时性的要求。

随着电子技术的不断发展，可编程片上系统（SOPC）逐渐成为系统开发重要的方向。介绍了先进的SOPC平台VIRTEX-4的基本结构和特点，以及基本开发流程，并根据红外相机控制的实际需求，采用1553B总线与上位机实现指令和数据通信。在内嵌的PowerPC硬核中解析指令，FPGA中的控制功能单元根据指令对相机输出控制时序，完成控制功能，并以低电压差分信号（LVDS）方式采集和传输相机图像数据。相对传统的方案基于SOPC的控制模块具有高性能，低功耗，高集成性和灵活性的特点。

介绍了ADI公司的ADSP-TS201 DSP。设计了基于DSP+FPGA红外跟踪软硬件系统, 给出了系统的硬件原理, 详细介绍了系统的软件设计。实验证明, 本设计可满足面阵高速红外跟踪系统的实时性要求。