1 佛山供电局 广东 佛山528500
2 光纤通信技术和网络国家重点实验室 烽火通信科技股份有限公司, 湖北 武汉430074
文章利用C++ 编程建立了一个可产生CRC32(32位循环冗余校验)各位并行计算的异或表达式生成模型, 并利用Verilog HDL语言在FPGA(现场可编程门阵列)上进行了验证, 结果表明, 该模型产生的各位异或表达式适合于高速数据传输情况下CRC32的并行计算。
并行计算 循环冗余校验 现场可编程门阵列 Verilog HDL语言 parallel calculation CRC FPGA Verilog HDL
