安康学院 电子与信息工程系，陕西 安康 725000
直接数字频率合成(DDS)广泛应用于电信与电子仪器领域，是实现设备全数字化的关键技术。基于Altera 的现场可编程门阵列(FPGA)核心板DE0-Nano，结合高性能的THS5615A 数模转换芯片，完成了DDS 的硬件设计与实现。实测结果表明，对于频率范围在0.1 Hz~7.3 MHz 的正弦信号，输出信号的频率精确度优于0.5%，移相范围0°~360°，移相误差约为0.5°，且相位以1°任意步进，具有电路简单，输出波形调整灵活以及性价比高等特点。
直接数字频率合成 现场可编程门阵列 信号发生器 Verilog HDL 语言 Direct Digital frequency Synthesis Field Programmable Gate Array signal generator Verilog HDL 太赫兹科学与电子信息学报
2015, 13(3): 520
1 佛山供电局 广东 佛山528500
2 光纤通信技术和网络国家重点实验室 烽火通信科技股份有限公司, 湖北 武汉430074
文章利用C++ 编程建立了一个可产生CRC32(32位循环冗余校验)各位并行计算的异或表达式生成模型, 并利用Verilog HDL语言在FPGA(现场可编程门阵列)上进行了验证, 结果表明, 该模型产生的各位异或表达式适合于高速数据传输情况下CRC32的并行计算。
并行计算 循环冗余校验 现场可编程门阵列 Verilog HDL语言 parallel calculation CRC FPGA Verilog HDL
