针对SDRAM控制器的自动刷新指令控制方法，提出了一种周期分散刷新算法。首先，使用Verilog HDL编写SDRAM控制器。在读写过程，根据SDRAM时钟频率和存储阵列行数，确定连续读/写的次数m/n。连续m/n次读/写操作后，控制器发出一次自动刷新指令。在非读写过程，根据状态机长期处于空闲状态的特点，控制器定时发出自动刷新请求，从而周期地发出自动刷新指令。然后，基于光电测量系统对算法进行验证。实验结果表明控制器周期、及时、准确地发出了自动刷新指令，读写指令执行效率提高了0.39%。该算法解决了自动刷新指令滞后的问题，提高了读写指令执行效率，具有良好的移植性。

介绍一种基于FPGA和SDRAM的双端口的视频缓冲器设计方法。使用小容量的同步FIFO和异步FIFO串联构成用户接口, 采用分块方式读写单块存储器SDRAM, 采用混合算法合理仲裁读、写和刷新请求, 实现单路视频数据的实时采集和输出。本系统设计简单, 调试方便。只需适当地改变数据块的长度和FIFO的容量就可以应用于其他的视频处理系统。仿真测试结果表明: SDRAM时钟频率工作在71 MHz下可以确保视频流的流畅性。而且通过改变FIFO的相关参数, 还可以继续提高SDRAM的实际带宽。本设计还具有一定的灵活性。

针对TFT-LCD驱动中常用SDRAM控制器的不足, 在FPGA器件上设计了SDRAM控制器的仲裁器; 仲裁器根据TFT-LCD驱动的特点分配SDRAM控制器使用权, 实现了在TFT-LCD正常显示的同时外部设备可在任意时刻连续地向SDRAM写入数据, 而不出现数据丢失或者错误的现象。文章从FIFO深度、SDRAM突发长度和不同模块时钟频率等方面考虑, 介绍了仲裁器的设计方法, 给出了仲裁器各项参数值的设计公式。实验结果表明设计的有效性。

为满足Camera Link相机图像存储系统小型化、可移动、易携带的要求，设计了基于Xilinx公司V4系列现场可编程门阵列(FPGA)和TI公司6000系列数字信号处理器(DSP)相结合的硬件电路方案。首先，在FPGA的控制下图像数据缓存到一片SDRAM中，同时读出另外一片SDRAM中缓存的图像，经乒乓操作存储到两块固态硬盘中。其次，DSP与上位机用百兆网连接，在上位机的控制下，DSP从外部存储器接口(EMIF)中获取图像数据后，发送给上位机完成实时显示或者存储图像回放的功能。实验表明: 在相机分辨率为640×480、帧频为100 f/s且像素为10位时，该系统可以不丢帧地完成图像存储任务。在不需要实时显示的应用场合，系统可以单独完成脱机存储任务，满足Base型Camera Link相机的便携存储要求。

为解决基于CameraLink接口的相机必须使用专用采集卡和系统机才能显示的问题，设计了一种结构简单、携带方便的图像实时显示系统。该系统采用2片SDRAM对图像进行交替缓存，并在Xilinx公司的Spatan3系列现场可编程门阵列(FPGA)中完成了较为复杂的主要控制逻辑。将CameraLink输入的图像经过拼接、BIN等预处理后缓存到1片SDRAM，同时按照一定格式以25 frame(50 field)/s的速度读出另1片SDRAM中的图像，经ADV7300转换成模拟电视信号后送到模拟显示器显示。结果表明，在相机帧频为3.6 frame/s时，该系统可以实时显示大面阵CCD数字航测相机拍摄的图像，能观察不同分辨率的图像以及原图像任何部位的细节，并能根据天气条件调整显示亮度以更好地观察图像。该系统只包含1块电路板和1个模拟显示器，已成功应用于4 008×5 344面阵的CCD数字航测相机中。

对应用在LED显示控制系统中的SDRAM控制器进行了设计,实现了256×64像素点的实时显示控制,采用XILINX公司的现场可编程逻辑器件(FPGA)XC3S250E作为系统的硬件载体。动态内存的采用打破了静态RAM的使用局限,具有频率高、空间大和成本低的优点。本控制器采用VHDL语言进行程序编写,核心部分由状态机组成并采用新颖的读写方式来提高系统的总线利用率,具有较好的系统性和通用性。