1 江南大学 物联网工程学院, 江苏 无锡 214122
2 中国电子科技集团公司 第五十八研究所, 江苏 无锡 214035
基于传统异步FIFO延迟电路设计了一种延迟可控的异步FIFO电路。该电路在实现数据跨时钟域传输的同时增加了延迟控制模块, 通过调节读指针与写指针的差值实现整数延迟的控制, 通过调节读时钟与写时钟的相位差实现高精度的小数延迟控制。建立VCS验证平台, 进行功能验证。结果表明, 该FIFO电路实现了数据跨时钟域传输和延迟动态控制, 在多芯片同时工作时可用于补偿数据源未对齐引起的输出偏斜。基于180 nm标准CMOS工艺库完成逻辑综合, 读、写时钟频率分别为389 MHz、778 MHz, 占用逻辑资源面积41 071 μm2。
插值率 整数延迟 小数延迟 FIFO FIFO interpolation rate integral delay fractional delay
中国科学院 长春光学精密机械与物理研究所, 吉林 长春 130033
为了满足航空光电吊舱多路Cameralink数字图像传输的需要, 设计了以可编程逻辑器件(FPGA)作为核心处理器的多路Cameralink数字图像光纤传输系统。利用编解码芯片完成了Cameralink数字图像输入输出的信号转换。设计了异步FIFO数据缓存模块, 解决了像素时钟域与Aurora协议用户时钟域的匹配问题。采用Aurora 8 B/10 B协议进行图像数据的编码、转换, 结合高性能的波分复用光模块完成多路数字图像的传输。实验结果表明, 数字图像数据传输的误码率低于10-12, 图像传输效果清晰稳定。能够应用于多路Cameralink数字图像的传输。
光纤 异步FIFO Aurora 8 B/10 B协议 cameralink Cameralink optical Fiber FPGA FPGA asynchronous FIFO Aurora 8 B/10 B protocol
1 苏州科技大学, 江苏 苏州 215009
2 白城兵器试验中心, 吉林 白城 137001
3 中国科学院 长春光学精密机械与物理研究所, 吉林 长春 130033
针对现有的数据采集系统无法兼备通道数多、速度快、实时存储的问题, 提出一种基于可编程逻辑器件和大容量Flash的多传感器动态参数实时采集与存储方法。该系统以FPGA为主控制器, 实现对模数转换芯片的控制与读取时序; 转换后添加校验字节, 通过双FIFO缓存方式实现和Flash的高效率数据交互; 双Flash实现采集数据备份, 增加存储可靠性; 双Flash之间总线相互独立, 提高数据存储速度; 最后通过USB接口实现与上位机的高速数据传递。实验证明: 该系统的单通道采样速率可达2 MHz, 实时存储速率单片Flash可达50 MByte/s字节, 双片可达100 MByte/s, 在强振动动态测试环境下, 能够可靠地采集传感器的输出信号, 采集绝对误差在1 mV以内, 数据无误码率。满足振动测量的稳定可靠、精度高、抗干扰能力强等要求。
可编程逻辑器件 双FIFO 双Flash 实时存储 FPGA double FIFO double flash real-time storage USB USB
1 西安邮电大学电子工程学院, 西安 710061
2 西安邮电大学研究生院, 西安 710061
针对OTN(光传送网)电路中传统异步FIFO(先入先出)的可能故障, 提出一种适用于OTN电路的异步FIFO, 该异步FIFO在出现空/满状态后会复位读/写地址, 这样就不会影响电路的同时读写功能。用比较读写地址最高两位的方法来确定接近空或接近满指示信号, 更容易判断异步FIFO的空/满状态。测试结果表明, 所设计的FIFO的空/满复位功能正常, 读写速率可达到133 MHz。
光传送网 异步先入先出 空/满复位 OTN asynchronous FIFO empty/full resetting
1 商洛学院 物理与电子信息工程系, 陕西 商洛 726000
2 中国科学院西安光学精密机械研究所, 西安 710119
3 西安交通大学 西安光学精密机械研究所空间视觉联合实验室, 西安 710049
针对天文、医学等领域科学成像需要, 设计了一套基于FPGA的科学级CCD成像系统, 并给出了设计中关键技术的解决方法。首先, FPGA提供CCD正常工作所需要的时序信号, 驱动CCD输出模拟图像; 再将模拟信号预放大、相关双采样、AD转化后输出给FPGA进行处理; 最后, 将图像信号在FPGA内部进行格式重组、添加图像信息等操作后输出给存储与显示单元。实验结果表明, 获取的图像质量较好, 不制冷时读出噪声仅6个电子, 满足了科学成像的需要。整个系统性能稳定可靠、实时性强, 具有较好的通用性。
成像系统 时序 imaging system CCD CCD timing FPGA FPGA FIFO
贵州财经大学 信息学院, 贵州 贵阳 550025
介绍一种基于FPGA和SDRAM的双端口的视频缓冲器设计方法。使用小容量的同步FIFO和异步FIFO串联构成用户接口, 采用分块方式读写单块存储器SDRAM, 采用混合算法合理仲裁读、写和刷新请求, 实现单路视频数据的实时采集和输出。本系统设计简单, 调试方便。只需适当地改变数据块的长度和FIFO的容量就可以应用于其他的视频处理系统。仿真测试结果表明: SDRAM时钟频率工作在71 MHz下可以确保视频流的流畅性。而且通过改变FIFO的相关参数, 还可以继续提高SDRAM的实际带宽。本设计还具有一定的灵活性。
SDRAM控制器 仲裁器 FPGA FPGA FIFO FIFO SDRAM controller arbitrator
设计并实现了基于红外热像仪图像处理板 FPGA模块的硬件通讯电路, 该电路采用串行通讯和 FIFO读写方式。通讯电路一方面接收上位机的控制数据并实时应答反馈, 一方面将通过 FIFO与图像处理板的 DSP模块实时进行控制信息交互, 从而形成各模块间的双向通讯链路。该设计避免了传统图像处理板采用专用串行通讯芯片, 如 TL16CP754等, 将该芯片功能通过 FPGA实现, 节省了面积与成本, 提高了系统集成度和稳定性, 利于系统的小型化、低成本发展。仿真与实验结果均表明, 该设计合理, 系统工作稳定。
硬件通讯 热像仪 串行 hardware communication infrared thermal imaging system serial FIFO first-in-first-out (FIFO)
中原工学院 电子信息学院, 河南 郑州 450007
在图像处理中图像数据交换量大, 图像数据传输是图像采集处理系统的关键环节。EDMA 是DSP中用于实现数据快速交换的重要技术, 具有独立于CPU的后台批量数据传输的能力。文章基于TI公司TMS320DM642芯片的图像采集处理系统, 利用EDMA的数据传输方式实现视频数据信号高速实时传输。介绍了DSP的外部存储器接口与FPGA的FIFO存储器有机结合进行数据传输, 分析了其设计的整体结构与逻辑控制的功能, 并着重分析了基于EDMA Ping-Pong数据传输方式的原理及其应用。另外, EDMA 中断服务程序调用CPU对已搬移完成的图像数据块进行处理, 不仅提高了数据的传输效率, 而且节约了CPU资源, 使DSP的高性能得到了充分发挥, 从而为视频信号处理的实时性奠定了基础。
数据传输 EDMA EDMA DSP DSP FIFO FIFO data transmission Ping-Pong Ping-Pong
西安工业大学 光电工程学院,陕西 西安710032
针对机载一体化高帧频相机设计中存在的高速图像数据的传输问题,提出一种在FPGA芯片上开发千兆MAC的实时解决方案。采用千兆MAC和外部PHY相结合的方式设计千兆网卡,实现高速实时传输高帧频视频图像数据的目的。设计中采用FPGA内嵌的块存储,在千兆MAC核内设计同步FIFO,利用Verilog硬件描述语言,在XILINX FPGA的编辑环境ISE中进行了综合,在Modelsim中做了仿真,结果表明:读写时钟为250MHz时,能够对FIFO正确读写,产生正确的标志信号,实现数据缓存的功能。仿真和实际测试结果验证了方案的可行性。
千兆MAC 乒乓操作 FIFO FIFO gigabit MAC ping-pong operation Verilog Verilog
北京邮电大学 信息光子学与光通信研究院国家重点实验室, 北京 100876
基于紫外通信系统平台对应用于移动通信和光移动通信的调制方式开关键控(OOK)、脉冲位置键控(PPM),以及新兴的差分脉冲位置键控(DPPM),数字脉冲间隔调制(DPIM)进行了性能仿真,以OOK为基准,比较了四种调制方式的平均发射功率和需求带宽参数;同时对OOK、PPM和DPPM的调制解调方式进行改进和实现,无需进行字同步;基于搭建好的系统平台,实现了上述改进后四种调制方式的实现。
紫外通信 调制 UV communication modulation DPPM DPPM DPIM DPIM FIFO FIFO
