提出一种基于FPGA实现32点实序列FFT的设计方法,采用基二时间抽取算法以及并行迭代处理方案。选择Altera公司Cyclone IV系列芯片,并用Verilog HDL完成设计输入。最后通过Signal Tap 与Matlab数据对比发现,该设计可以实现对高速A/D采样数据的实时、准确处理。

对图像边缘特征的提取是图像处理中一项非常重要的研究内容。相比于角点信息，边缘信息对观测目标具有更丰富的表示含义，对目标外形轮廓的精确提取具有重要的研究意义。随着探测器分辨率的提升以及对数据更新率要求的提高，开发能快速高效地实现边缘提取的算法已成为人们研究的热点。着重研究了高精度图像处理算法的FPGA实现技术，并利用FPGA独有的并行流水线处理机制实现了高斯滤波、sobel算子和非极大值抑制等图像处理的基本运算。

通过对大型户外全彩LED显示屏的研究,基于FPGA设计了一种LED显示屏的控制系统。该系统主要工作基于Altera公司提供的DE1开发板上进行设计,在Quartus II的软件开发环境下,采用层次化设计,用Verilog HDL语言建立分频时钟模块、数据采集和重组模块、扫描驱动模块,最后连接成一个整体的系统模块,进行仿真和调试,完成FPGA控制系统的设计。通过SPI通信协议发送数据,完成了64×64的LED屏的图形显示,从而验证了LED大屏幕的设计方法。本方案实现的显示控制系统方法,满足目前LED大屏幕区域显示和高速处理图像数据的要求,具有稳定性高、设计灵活等特点。

BT.656格式数字视频流是一种广泛应用的视频流。然而, 显示设备(如LCD液晶显示器、大面阵LED显示屏以及部分微投影器件)仅能直接显示RGB色彩空间的视频信号。BT.656视频流转为RGB视频流要进行解交织、隔行到逐行、色空间转换等处理。文章介绍了BT.656数字视频格式协议, 着重阐述了在现场可编程门阵列平台上处理成24位RGB色空间逐行视频的实现方式。利用Verilog-HDL语言进行电路描述, 在单片多端口SDRAM时序控制器进行视频数据的储存, 并完成后续处理, 视频系统在自主研制的微投影系统上进行了验证, 实现了24位真彩色852×480、30帧每秒实时处理和传输。文章实现的方案稳定可靠、便于移植、开发周期短, 硬件开销小, 色空间转换中避免了繁琐的浮点运算, 仅占用1 783个逻辑单元。

为了满足实时、快速地获取并处理视频信息,提出以Altera公司Cyclone系列的EP1C12Q240C8为核心芯片构造硬件开发平台,使用Verilog HDL语言对CMOS图像传感器OV7620的驱动时序进行硬件描述。系统采用SCCB编程模式,建立FPGA芯片与CMOS图像传感器之间的通信,实现信号的控制与获取。为了实现在不同环境和需求下的操作要求,设定了CMOS图像传感器内部的相应寄存器和控制器。实验结果表明,该系统通过灵活控制CMOS图像传感器OV7620,为实现视频监控、工业现场监控等应用提供了稳定可靠的原始信息来源。