安康学院 电子与信息工程系，陕西 安康 725000
直接数字频率合成(DDS)广泛应用于电信与电子仪器领域，是实现设备全数字化的关键技术。基于Altera 的现场可编程门阵列(FPGA)核心板DE0-Nano，结合高性能的THS5615A 数模转换芯片，完成了DDS 的硬件设计与实现。实测结果表明，对于频率范围在0.1 Hz~7.3 MHz 的正弦信号，输出信号的频率精确度优于0.5%，移相范围0°~360°，移相误差约为0.5°，且相位以1°任意步进，具有电路简单，输出波形调整灵活以及性价比高等特点。
直接数字频率合成 现场可编程门阵列 信号发生器 Verilog HDL 语言 Direct Digital frequency Synthesis Field Programmable Gate Array signal generator Verilog HDL 太赫兹科学与电子信息学报
2015, 13(3): 520
1 武汉邮电科学研究院, 武汉 430074
2 光纤通信技术和网络国家重点实验室, 武汉 430074
为了评估光收发模块I2C通信的鲁棒性, 设计了I2C总线极限测试控制器。根据I2C通信协议, 设计超出极限一定范围的参数, 在CPLD(复杂可编程逻辑器件)上通过Verilog HDL设计该控制器, 主要实现频率测试和线路特性测试两大类功能, 通过软件仿真和硬件实现验证了设计的正确性。该控制器也可以实现对其他种类I2C从器件的测试, 只需更改设备地址、偏移地址等相关参数即可。
I2C总线 极限测试 Verilog硬件描述语言 复杂可编程逻辑器件 I2C bus limit test Verilog HDL CPLD
天马微电子股份有限公司 研发中心,广东 深圳 518118
为了实现基于FPGA的具有Mini-LVDS接口的TFT-LCD时序控制器, 对TFT-LCD的时序控制器、Mini-LVDS技术的数据排列方式和FPGA的功能进行了研究。通过对Mini-LVDS的数据排列方式的研究, 提出了独特的数据处理方法。利用FPGA内嵌的SRAM, 设计了一种并行转串行的转换器, 把一行的数据分成前半部分和后半部分并同时向外输出; 利用D触发器、延时的方法实现了相邻二点的数据串并转换; 综合利用移位寄存器、串行加法器和DDR技术, 设计了一种8∶1的并串转换电路, 实现了子像素内数据的并串转换。利用Xilinx公司的FPGA的输出宏单元, 设计了把CMOS逻辑电平信号转换为Mini-LVDS逻辑电平信号的数据发送器。利用Xilinx公司的FPGA的时钟宏单元块, 探讨并解决了多时钟的问题。通过研究Mini-LVDS和时序控制器的特性, 提出了复位信号的产生方法和相对应的数据处理方法。利用此方法设计出的具有Mini-LVDS接口的时序控制器已应用于本公司的分辨率为1 280×1 024的产品中, 数据的传输频率达108 MHz, 颜色深度为24 bit。这个产品的显示画面清晰, 过渡自然。利用此方法设计的TFT-LCD的时序控制器基本符合稳定可靠、抗干扰能力强等要求。
时序控制器 T-CON Mini-LVDS Mini-LVDS FPGA FPGA Verilog HDL Verilog HDL
天马微电子股份有限公司 研发中心,广东 深圳518118
利用输入宏单元块设计了LVDS信号转换为CMOS信号的LVDS信号接收器。分析了终端电阻的作用, 说明了两种终端电阻使用方法, 并重点分析了FPGA内嵌电阻的原理和使用方法。利用DDR技术, 研究了3.5倍频的时钟处理7倍频数据的方法, 降低了数据的频率；利用数据缓冲器, 设计了一种串并转换器。分析了数据对齐的方法和OpenLDI支持的两种信号映射格式；利用数据分配器, 通过不同的选择, 输出符合两种标准的数据映射格式的数据。结合Xilinx公司的FPGA的时钟处理宏单元块的特点, 研究了时钟恢复的方法。利用了周期约束、特定约束、区域约束等约束方法提高程序的可靠性。为了提高整体电路板信号的完整性和降低PCB布局的复杂性, 研究了LVDS倒相的方法。
开放式LVDS显示接口 openLDI LVDS LVDS FPGA FPGA Verilog HDL verilog HDL
深圳大学 电子科学与技术学院, 深圳市微纳光子信息技术重点实验室, 深圳 518060
BT.656格式数字视频流是一种广泛应用的视频流。然而, 显示设备(如LCD液晶显示器、大面阵LED显示屏以及部分微投影器件)仅能直接显示RGB色彩空间的视频信号。BT.656视频流转为RGB视频流要进行解交织、隔行到逐行、色空间转换等处理。文章介绍了BT.656数字视频格式协议, 着重阐述了在现场可编程门阵列平台上处理成24位RGB色空间逐行视频的实现方式。利用Verilog-HDL语言进行电路描述, 在单片多端口SDRAM时序控制器进行视频数据的储存, 并完成后续处理, 视频系统在自主研制的微投影系统上进行了验证, 实现了24位真彩色852×480、30帧每秒实时处理和传输。文章实现的方案稳定可靠、便于移植、开发周期短, 硬件开销小, 色空间转换中避免了繁琐的浮点运算, 仅占用1 783个逻辑单元。
视频处理 现场可编程门阵列 微投影 video processing field programmable gate array micro-projector ADV7181 ADV7181 verilog hardware hardware description language Verilog-HDL
中国科学院 长春光学精密机械与物理研究所，吉林 长春 130033
基于FPGA研究了液晶显示的驱动方法，参照液晶显示的逻辑和时序标准设计了可选择分辨率的通用液晶驱动，用Verilog硬件描述语言编写了通用液晶显示驱动控制器，可以实现不同分辨率的清晰动态显示，在不需要修改核心代码的情况下，普遍适用于多种分辨率图像切换显示。经实验验证，该通用液晶显示控制器占用资源少，能够满足液晶显示时序控制的要求；通用性好，可移植性强，在系统外扩高速存储设备后即可作为嵌入式系统的一部分驱动标准高分辨率液晶显示器。
液晶显示 LCD 控制器 liquid crystal display FPGA FPGA Verilog-HDL Verilog-HDL LCD controller
辽宁工程技术大学 机械工程学院,辽宁 阜新 123000
在Verilog HDL设计的行、场扫描时序基础上,设计并实现了基于FPGA的TFT-LCD控制器。该控制器在修改行、场扫描时序后可以驱动不同分辨率的TFT-LCD,具有很好的移植性。
TFT-LCD 控制器 FPGA FPGA TFT-LCD controller Verilog HDL Verilog HDL
1 武汉理工大学 理学院物理系，武汉 430070
2 武汉理工大学 光纤传感技术与信息处理教育部重点实验室，武汉 430070
从理论上分析了线阵InGaAs光电探测器阵列在采用光谱成像技术的光纤光栅传感解调系统中的的成像原理,在此基础上,对日本滨淞光子公司生产的G9212 型号的线阵InGaAs结构、工作方式等光电信号处理过程进行讨论。针对该型号的光电探测器阵列设计了使其正常工作的驱动时序电路,并用Verilog HDL 语言进行模块描述和CPLD实现驱动时序电路的仿真。实验结果表明,设计符合光纤光栅传感解调系统中线阵InGaAs实际工作需要。
线阵InGaAs 驱动时序电路 InGaAs Verilog HDL Verilog HDL driving timing circuit
1 西安理工大学自动化与信息工程学院，陕西西安710048
2 西安理工大学理学院，陕西西安710048
鉴于CCD相机在强光照射时会产生光晕，CCD敏感面像素之间互相影响，进而导致成像模糊不清，提出一种克服光晕现象的像质增强算法。利用HTPS（高温聚硅）液晶具有可实时控制各像素光透过率的特性，使液晶和主CCD由光纤光锥进行像素一对一耦合。用Cyclone II芯片作为图像处理单元，测光CCD采集图像信息，控制液晶改善图像质量。实验结果表明，该系统能够精确控制HTPS液晶上每个像素的透过率，使CCD相机能在强光下正常成像，其灰度分辨能力提高了1倍，从而提高了图像的清晰度。
图像处理 硬件描述语言 HTPS液晶 局部选通 image processing Verilog HDL HTPS liquid crystal partial gating CCD CCD
1 佛山供电局 广东 佛山528500
2 光纤通信技术和网络国家重点实验室 烽火通信科技股份有限公司, 湖北 武汉430074
文章利用C++ 编程建立了一个可产生CRC32(32位循环冗余校验)各位并行计算的异或表达式生成模型, 并利用Verilog HDL语言在FPGA(现场可编程门阵列)上进行了验证, 结果表明, 该模型产生的各位异或表达式适合于高速数据传输情况下CRC32的并行计算。
并行计算 循环冗余校验 现场可编程门阵列 Verilog HDL语言 parallel calculation CRC FPGA Verilog HDL
