介绍了激光通信中用于信标探测的大功率窄脉冲半导体激光器的驱动仿真方法和测试方法, 原理仿真采用储能法在multisim中进行激光器驱动功能验证, 然后利用器件的IBIS或者spice模型对核心器件功能进行了电源完整性和信号完整性仿真, 最后介绍了输出光脉冲的峰值功率与平均功率的测试方法。最终设计结果表明, 功能仿真和后端仿真结果与驱动电路的电流和脉宽设计参数一致。

针对参考时钟源高电平脉冲宽度窄(小于2?ns)和本底噪声大的问题，通过使用一种时钟低抖动整形技术方案，使参考时钟经过锁相整形后高电平脉冲宽度大于3?ns、锁相相位时间抖动均方根(RMS)值小于5?ps。目前该方案已成功用于星光III激光装置的联机实验，情况良好，对其他类似需要精密时钟的装置具有极大的借鉴意义。

文章分别对光收发组件中50Ω柔性线路板和50Ω刚性线路板，以及25Ω柔性线路板和50Ω刚性线路板间的电互连阻抗匹配进行了设计、仿真与实验验证。对于50Ω_50Ω刚柔板的高频连接，通过对其返回路径的通孔位置优化设计，使反射损耗S11在高频段降低约11%，插入损耗S21减小19%；对于25Ω_50Ω刚柔板的高频连接，提出新的优化方式: 在硬板信号线的金手指上做通孔设计，并提取该结构的寄生参数，构建电路模型。该结构大幅提高了连接处容性阻抗，降低了阻抗失配，使得S11在高频段降低约38.2%，S21减小约34%。提出的柔性线路板与刚性线路板的电互连方式，能实现传输线间的阻抗匹配，减小信号反射和插入损耗，提高光模块传输质量，对于光器件的接入具有较大应用价值。

太赫兹混频器是太赫兹波收发系统中的关键器件,是将信号频率从一个量值变换为另一个量值的电路器件,其中肖特基二极管是太赫兹混频器中的核心器件,除了肖特基二极管以外,低频滤波器、本振端口等也属于太赫兹混频器中的关键器件。对0.38 THz混频器中的关键组件包括波导管、肖特基二极管、滤波器等在HFSS中进行了建模、仿真,最后通过对仿真结果的分析,实现了可以满足0.38 THz太赫兹混频器的各个关键模块的模型，通过这些模型实现了混频器整体的优化。

肖特基二极管是太赫兹接收机的关键器件,通过在高频下对不同封装形式的肖特基二极管进行建模仿真,研究不同封装方式对肖特基二极管性能的影响。首先通过建立肖特基二极管的仿真模型,在高频结构仿真软件HFSS中对肖特基二极管在0~120 GHz频段进行仿真,得到该肖特基二极管的S参数,并对S参数仿真结果和实测结果进行对比,证明了该二极管模型的准确性。然后分别建立肖特基二极管的普通封装模型和肖特基二极管的倒装芯片(flip-chip)封装模型,并对这两种封装模型进行仿真,得到其在两种不同封装结构下的S参数,进而对两种不同封装方式的S参数的-3 dB带宽以及相位一致性进行对比分析。最终,对应用于太赫兹波段的肖特基二极管由于封装不同而带来的带宽以及相位的区别及其成因进行分析,论证了flip-chip封装更适合应用于太赫兹波段的肖特基二极管,与普通封装相比,该封装在高频下对肖特基二极管的电性能有比较大的改进。

为了解决布里渊传感器技术中缺少超高速方波脉冲源的实际情况, 实现总线较小的码间串扰及高速发送器通道较好的信号完整性, 采用对系统中的敏感信号线进行串扰分析、建模及电磁场仿真分析并在此基础上进行制版测试的方法, 提出了一种基于现场可编程门阵列器件的超高速脉冲源的设计方案, 并进行了理论分析和实验验证。通过宽带示波器对实际板路的测量, 取得了脉冲信号不同脉宽的时域波形及眼图数据。结果表明, 输出脉冲的最小脉宽1ns, 最大幅度1.0V, 上升/下降时间均小于300ps, 脉冲宽度在1ns~5ns间可调, 重复频率在1kHz~10kHz间可调。这一结果对超高速脉冲源的设计理论的完善是有帮助的。

研究了在压缩感知基础上发展起来的3D单像素相机的成像机制。基于现场可编程的阵列(FPGA)和FMC子板设计了一种可以代替雪崩光电二极管(APD)单光子探测器的高速3D单像素数据采集系统, 以提高现有3D单像素相机系统的数据采集速度、降低系统成本。该系统基于Xilinx公司的FPGA和4DSP公司的FMC126子卡, 配合高速光电探测器来实现对光信号的高速采集, 同时获得目标物体反射光的光强信息和纵向距离信息, 其采样率为5 GS/s、分辨率为10 bit。系统采用脉冲采样模式, 最大程度地降低了数据量和计算成本。实验结果表明: 在用800 ps半脉宽的脉冲激光器作为光源时, 可以得到20 cm以上的纵向分辨率, 每次数字微镜阵列(DMD)调制后的采集时间由目标物体的纵向长度决定。该系统也适合激光三维成像, 脉冲激光测距等方面的应用。

随着自适应光学(AO)系统的发展，波前处理机(WFP)中包含了复杂的高速I/O接口和多电平标准供电，使得WFP面临严重的信号完整性(SI)挑战，若不能有效解决这些问题，系统性能将会受到严重影响。文章使用场路混合仿真方法对高速波前处理机中并行多传输线间的串扰、高速传输通道上的反射及高速串行链路上的差分信号完整性问题进行了分析与仿真。结果表明通过增大间距与增加短路防护布线可有效降低串扰，通过终端与源端共同匹配的方式可减少信号反射，差分线不平衡会增加高速链路的共模噪声，最后进行了系统级高速链路仿真与实测，传输速度达6.25Gb/s，误码率低于1×10-12，满足系统要求。

为研究槽缝型缺陷参考平面对高速信号的影响，主要基于场路混合仿真，使用三维全波方法提取槽缝缺陷参考平面参数，并结合电路仿真，分别对单端微带线与耦合微带线跨越不连续参考平面的影响进行分析，讨论了这些影响是如何作用于高速数字系统的时序与噪声，并引入眼图予以说明。仿真结果表明开槽长度与宽度都会增大信号回路电感，信号上升沿时间会随着返回路径的增加而退化，从而引起高速数字系统时序抖动，耦合微带线间的串扰随返回路径增加而急剧增加，在抖动与噪声的共同作用下，会对系统数据接收到的信号产生破坏性作用，在高速PCB设计中应遵从使返回路径最小的原则，避免共同的信号返回路径是关键。由此总结出降低不完整参考平面高速互连线间耦合及串扰的设计规则。

为了优化高速PCB制板, 保证信号的完整性, 从延迟、反射、串扰3个方面入手: 针对延迟问题分析了数据接收与发送的时序模型并探究了延迟使系统时序产生紊乱的原理, 推导得出能够保持系统不发生错误的信号建立时间与信号保持时间阈值; 分析了引起反射的原理与抑制反射采取的措施,着重针对45°斜切角展开分析, 提出了斜切比率, 并且针对4个不同比率值进行了仿真观察; 最后分析了产生串扰的互感互容原理, 给出了减弱串扰的优化方法。采用HyperLynx与HFSS软件对上述方法进行了仿真, 验证了建立时间与信号保持时间阈值的准确性,得出斜切比率为0.29适合作为参考值的结论。