为研究槽缝型缺陷参考平面对高速信号的影响，主要基于场路混合仿真，使用三维全波方法提取槽缝缺陷参考平面参数，并结合电路仿真，分别对单端微带线与耦合微带线跨越不连续参考平面的影响进行分析，讨论了这些影响是如何作用于高速数字系统的时序与噪声，并引入眼图予以说明。仿真结果表明开槽长度与宽度都会增大信号回路电感，信号上升沿时间会随着返回路径的增加而退化，从而引起高速数字系统时序抖动，耦合微带线间的串扰随返回路径增加而急剧增加，在抖动与噪声的共同作用下，会对系统数据接收到的信号产生破坏性作用，在高速PCB设计中应遵从使返回路径最小的原则，避免共同的信号返回路径是关键。由此总结出降低不完整参考平面高速互连线间耦合及串扰的设计规则。

针对高速数字电路PCB中传输线间串扰的严重性，从精确分析PCB中串扰噪声的角度出发,在传统的双线耦合模型的基础上,采用了一种三线串扰耦合模型。该模型由两条攻击线和一条受害线组成,两条攻击线位于受害线的两侧,线间采取平行耦合的方式。利用信号完整性仿真软件Hyperlynx对受害线上的近端串扰噪声和远端串扰噪声进行了仿真。仿真结果表明，不同的传输模式和传输线类型、信号层与地平面的距离、耦合长度、传输线间距和信号上升/下降沿等因素会对受害线上的近端串扰和远端串扰产生较大的影响。在分析仿真结果的基础上，总结出了高速PCB设计中抑制串扰的有效措施，对高速数字电路设计有一定的指导意义。