南京航空航天大学 电子信息工程学院, 南京 211106
设计了一种单电感三输出升压型DC-DC变换器。采用平均电流模, 将各个输出支路电压进行线性相加, 构成共模反馈信号, 以进行环路补偿。提出一种开关电容采样网络, 对输出电压进行采样, 得到的采样电压与参考电压进行比较, 从而校正输出电压与参考电压之间的直流偏移。为了抑制输出支路间的交调, 提出一种新型能量控制逻辑电路, 可实现单个电感充放电周期内各个输出支路的循环充电。该升压型变换器基于0.18 μm CMOS工艺设计实现。仿真结果表明, 在100 mA负载跳变下, 前两路输出电压未受到交调影响, 第三路受到的影响能够有效减小。
单电感多输出 DC-DC变换器 升压变换器 比较器控制 single-inductor multiple-output (SIMO) DC-DC converter boost converter comparator-based control
1 辽宁大学, 沈阳 110036
2 山东芯慧微电子科技有限公司, 济南 250100
在SerDes电路中, 高速数据传输的关键在于均衡的速率, 因此随着SerDes对数据传输速率要求越来越高, 对SerDes中接收器的判决反馈均衡器的速率要求也在提高。作为自适应判决反馈均衡器的关键组成部分, 比较器的延时大小决定了自适应均衡器的判决容限。为了满足低压应用对高速率比较器的低延迟要求, 文章基于传统双尾比较器提出一种新的适用于SerDes接收器中判决反馈均衡器的高速差分信号动态比较器电路。在TSMC 28 nm CMOS工艺下, 当电源电压为1 V时, 平均延迟时间为52.58 ps, 可满足高达15 Gbit/s数据速率的判决反馈均衡器应用需求。
判决反馈均衡 比较器 高速 decision feedback equalizer comparator high speed SerDes SerDes
深圳大学 电子与信息工程学院, 广东 深圳 518061
目前逐次逼近型模数转换器(SAR ADC)已经成为低功耗数模混合集成电路中模数转换器的首选架构, 其中的核心模块-高性能比较器的功耗大小直接决定了SAR ADC的整体功耗。文章从低功耗SAR ADC系统出发, 聚焦高性能低功耗电压域和时间域比较器的发展历程与最新研究进展, 总结了通过优化SAR逻辑实现低功耗比较器的技术方法。该综述为数模混合电路设计者了解并掌握SAR ADC中高性能低功耗比较器技术提供有力参考。
逐次逼近 模数转换器 低功耗 数模混合集成电路 比较器 successive approximation analog-to-digital converter low power digital and analog hybrid integrated circuit comparator
中国电子科技集团公司第二十四研究所, 重庆 400060
提出了一种高压低功耗比较器电路。该电路基于05 μm CMOS工艺设计, 采用差分对单端输出结构, 利用高压PMOS尾电流进行偏置, 实现了降低功耗的目的。结果表明, 该电路静态电流约为825 μA, 工作电压范围为3～18 V, 输入失调电压为5 mV, 输入失调电流约6 fA, 输入偏置电流约25 pA。该电路适用于低功耗、高压模拟模拟集成电路领域。
低功耗 比较器 模拟集成电路 low power comparator analog IC
1 模拟集成电路国家级重点实验室, 重庆 400060
2 中国电子科技集团公司 第二十四研究所, 重庆 400060
采用65 nm CMOS工艺,基于时间域4倍插值技术,设计了一款6位3.4 GS/s Flash ADC。该插值技术可以将N位Flash ADC的比较器数量从传统的2N-1减少到2N-2。与传统插值技术不同,该技术利用简单的SR锁存器有效地实现了4倍插值因子,而无需额外的时钟和校准硬件开销,在插值阶段只需要校准2N-2个比较器的失调电压。在不同的工艺角、电源电压和温度(PVT)下,SR锁存器中的失调电压不超过±0.5 LSB。该ADC的采样频率达到3.4 GS/s,其在Nyquist输入时的ENOB达到5.4位,在1 V电源下消耗12.6 mW的功耗,其Walden FoM值为89 fJ/(conv·step)。
时间比较器 4倍时间域内插技术 SR锁存器 flash ADC Flash ADC time comparator 4 fold time-domain interpolation SR-latch
河南科技大学 电气工程学院， 河南 洛阳 471023
提出了一种由改进的前置差分运算放大器和差分式锁存器构成的高频、高速、低失调电压的动态比较器。前置预差分放大器采用PMOS交叉互连的负载结构，提升差模增益，进而减小输入失调。后置输出级锁存器采用差分双尾电流源抑制共模噪声，改善输出级失调，并加速比较过程。采用一个时钟控制的开关晶体管替代传统复位模块，优化版图面积，在锁存器中构建正反馈回路，加速了比较信号的复位和输出建立过程。采用65 nm/1.2 V标准CMOS工艺完成电路设计，结合Cadence Spectre工艺角和蒙特卡洛仿真分析对该动态比较器的延时、失调电压和功耗特性进行评估。结果表明，在12 V电源电压和1 GHz采样时钟控制下，平均功耗为117.1 μW；最差SS工艺角对应的最大输出延迟仅为153.4 ps；1 000次蒙特卡罗仿真求得的平均失调电压低至1.53 mV。与其他比较器相比，该动态比较器的电压失调和高速延时等参数有明显优势。
CMOS动态比较器 低失调电压 高速低延时 交叉耦合运算放大器 CMOS dynamic comparator low offset voltage high speed and low latency cross-coupled OPA
1 重庆邮电大学 光电学院, 重庆 400065
2 模拟集成电路国家级重点实验室, 重庆 400060
3 中国电子科技集团公司 第二十四研究所, 重庆 400060
提出了一种基于0.13 μm SiGe BiCMOS工艺的高速、高精度折叠插值A/D转换器。采用基于SEF开关的新型采样/保持电路, 固定保持阶段电压, 实现了高速、高精度、高线性度的信号采样。采用带有射极跟随器的折叠放大器, 构成平均折叠和环形插值的四级级联结构, 减少了比较器数目, 降低了建立时间和整体功耗。采用新型两级比较器, 将模拟与数字信号进行隔离, 优化了回踢噪声。使用小尺寸晶体管, 减小了再生时间。在3.3/5 V电源和013 μm SiGe BiCMOS工艺下, 该折叠插值A/D转换器实现了1.6 GS/s的采样率, SFDR为71.3 dB, SNDR为63.6 dB, ENOB为10.27 bit。
采样/保持电路 折叠放大器 比较器 折叠和插值ADC 高速 sampling/holding circuit folding amplifier comparator folding and interpolating ADC high speed
福州大学 物理与信息工程学院, 福州 350116
设计了一种低功耗Σ- ADC。该ADC采用三阶前馈1 bit的结构。为了降低功耗, 开关电容积分器的OTA采用动态反相放大器, 其具有低功耗、全动态工作、全差分的电路结构、稳定共模点无需CMFB等优点。在SMIC 018 μm CMOS工艺下的仿真结果表明, 在20 kHz带宽内, 4 MHz的采样时钟下, 信噪失真比(SNDR)可以达到919 dB, 动态范围(DR)达到101 dB, 有效位数约为15 bit。在12 V电源电压下, 整体功耗为78 μW。
Σ-调制器 低功耗 动态反相放大器 动态比较器 Σ- modulator low power floating inverter amplifier dynamic comparator
1 北京大学 集成电路学院 微米/纳米加工技术国家级重点实验室，北京 100871
2 中国科学院上海技术物理研究所 中科院红外成像材料与器件重点实验室，上海 200083
提出了一种用于中波红外成像的基于15位像素级单斜率模数转换器的低功耗数字读出电路。像素级模数转换器采用一种新型功耗自适应的脉冲输出型比较器，只有当斜坡电压信号接近积分电压时，比较器才产生功耗。此外，比较器输出脉冲信号，降低了15位量化结果存储器上消耗的动态功耗。该存储器采用三管动态结构，仅占约54 μm2面积，以满足15 μm像素中心距的面积约束。量化结果以电流模式读出到列级，避免相邻列总线间的电压串扰。基于0.18 μm CMOS工艺，采用该结构，设计并制造了640×512 规格的数字读出电路。测试结果表明，在120 Hz的帧频下，功耗仅为48 mW，总积分电容为740 fF，电荷处理能力为8.8 Me-。在满阱状态，等效到积分电容的噪声电压为116 μV，峰值信噪比为84 dB。
红外焦平面阵列 数字读出电路 像素级单斜率模数转换器 功耗自适应比较器 IRFPA DROIC pixel-level single-slope ADC power-self-adaptive pulse comparator
1 广西无线宽带通信与信号处理重点实验室, 广西 桂林 541004
2 成都华微电子科技有限公司, 成都 610041
设计了一种适用于40 Ω~100 Ω内调节的高精度片内电阻校准电路,该电路可精确调整因工艺波动产生变化的片内电阻阻值。片内电阻校准电路采用模数混合控制方法,即以片外电阻为基准,采用高精度回滞比较器比较片内和片外电阻转换的电压值,采用自适应控制电路精确调整电阻阵列开关,使得片内电阻的阻值与片外基准电阻的阻值相等。电路基于40 nm CMOS工艺进行设计,仿真结果表明,比较器的电压比较阈值最小为2 mV,电路实现40 Ω~100 Ω内电阻阻值可调节,校准误差小于2%。
高精度比较器 片内电阻校准 自适应控制方法 high precision comparator on-chip resistance calibration adaptive control method
