设计了一种基于高阶温度补偿与内建负反馈稳压技术的带隙基准, 所设计的带隙基准具有低温漂和高PSRR的优点。通过采用两对工作在亚阈值区的MOS管, 根据不同工作温度分段产生指数型补偿电流, 形成高阶温度补偿, 降低了带隙基准的温度系数。基于带隙基准输出电压, 通过内建负反馈稳压电路, 提高了带隙基准的电源抑制能力。基于Dongbu 0.18 μm BCD工艺, 完成了低温漂高PSRR带隙基准的设计、版图绘制和后仿真验证。带隙基准的版图面积为290 μm×200 μm。后仿真结果表明, 所设计的带隙基准在-45~125 ℃范围内温度系数仅为1.15×10-6/℃, 电源抑制比为83.22 dB; 在2.8~5.5 V电源电压变化下, 基准电压的平均值为1.212 V, 线性调整率为0.015%。

设计了一种无运放带隙基准电路，该电路采用电压自调节技术来稳定输出基准电压，并实现该带隙基准电路在较宽频率范围内的高PSRR。该基准采用无运放结构，在降低电路复杂性的同时，避免了运算放大器的失调电压对输出基准的温度系数的影响。基于0.18 μm BCD工艺，在Cadence环境下仿真得到该电路在10 Hz时，PSRR为-94 dB，在1 MHz时，PSRR为-44 dB；在-40~125 ℃温度范围内，温度系数为4×10-6/℃；包含启动电路在内，该电路静态电流约为14 μA，片上面积约为0.016 mm2。

基于0.35 μm CMOS工艺, 设计了一种高精度基准电压源电路。采用全MOS管实现电路, 避免使用大电阻以减小芯片面积。采用新型可变电阻方法, 实现了精确补偿。采用两级式基准电压源, 提高了电源抑制比。使用Cadence Virtuoso对该基准电压源进行仿真。结果表明, 当温度范围为-40 ℃~125 ℃时, 基准电压为1.146 V, 温度系数为1.025×10-5 ℃-1。在27 ℃时, 静态电流为6.57 μA, PSRR分别为-96.64 dB @100 Hz、-93.94 dB@10 kHz。电源电压在2.9~5 V范围变化时, 基准电压的线性调整度为0.047％。该电路适用于低功耗、高精度的模拟集成电路。

设计了一款快速启动、高稳定性的实用型带隙基准电压源。基准源电路基于110?nm的CMOS标准工艺实现，使用Cadence软件进行仿真。仿真表明，在室温下，电源电压为3.3 V时，输出基准电压为1.2?V； 在-40?℃~85?℃范围内温度漂移系数为33?ppm/℃；电路启动时间为0.5?μs；电源电压抑制比在低频时达到-61?dB；功耗为0.967?mW；版图面积为50?μm×180?μm。该电路结构简单，易于集成，可应用于高速、高精 确度的数模转换器(DAC)。

设计了一种线性补偿低温漂高电源抑制比带隙基准电压源电路。带隙基准核心电路采用三支路共源共栅电流镜结构, 提高电路电源抑制比。补偿电路采用分段补偿原理, 在低温阶段, 加入一段负温度系数电流, 在高温阶段, 加入一段正温度系数电流, 通过补偿, 使带隙基准输出电压的精确度大大提高, 达到降低温度系数的目的; 同时电流镜采用共源共栅结构, 不仅提高电路的电源抑制比, 而且可以抑制负载对镜像晶体管电压的影响。基于 0.5 μm CMOS工艺, 使用 Cadence Spectre对电路仿真, 结果表明, 在 -50~+125℃温度范围内, 基准输出电压的温度系数为 2.62×10-6/℃, 低频时的电源抑制比 (PSRR)高达 88 dB。

设计了一种用于新型非致冷红外焦平面阵列读出电路的低温漂低压带隙基准电路。提出了同 时产生带隙基准电压源和基准电流源的技术。通过改进带隙基准电路中的带隙负载结构及基准核心电路， 可以分别对基准电压和基准电流进行温度补偿。在0.5 m CMOS N阱工艺条件下，采用Spectre软件进行了模 拟验证。仿真结果表明，在3.3 V条件下，在–20 ～ 100 ℃范围内，带隙基准电压源和基准电流源的 温度系数分别为35.6 ppm/℃和37.8 ppm/℃。在直流情况下，基准电压的电源抑制比(PSRR)值为–68 dB。 基准源电路的供电电压范围为2.2 ～ 4.5 V。