提出了一种16级片上模拟累加电路结构以实现时间延迟积分(TDI)功能, 累加单元以电荷放大器为基础.为了获得更好的噪声性能, 对电路结构的模拟信号链路进行了噪声分析, 给出了适用于TDI累加的热噪声模型.分析表明, 主要随机热噪声根据累加电路工作的状态不同可以分成电荷传输噪声和直接采样噪声两部分.给出每部分噪声与电路增益大小的关系和相应的抑制方法.采用0.5 μm标准CMOS工艺实现了16×256级CMOS-TDI探测器芯片, 流片的测试结果表明16级TDI可以获得11.22 dB的SNR提升.

为了提高推扫(Push-Broom)成像系统的信噪比(SNR), 提出了一种可以在模拟域下实现时间延迟积分(Time-Delay-Integration, TDI)功能的CMOS-APS读出电路。区别于以往的数字域算法TDI, 在模拟域下累加可以获得更小的噪声和较慢的ADC读出速率。读出电路主要由像素阵列、TDI累加阵列、电荷放大器、S&H单元和行列选择逻辑单元等部分构成。通过与外部FPGA生成的时序逻辑相配合, 实现了TDI电压信号的累加。分析了主要单元的噪声源大小和抑制方法, 并在CSMC 0.5μm工艺下完成流片, 最后通过Labview等测试系统测量了相应的探测器指标并验证了SNR与TDI级数的关系。