Author Affiliations
Abstract
1 State Key Laboratory of Superlattices and Microstructures, Institute of Semiconductors, Chinese Academy of Sciences, Beijing 100083, China
2 Center of Materials Science and Optoelectronics Engineering, University of Chinese Academy of Sciences, Beijing 100049, China
3 Faculty of Information Technology, Beijing University of Technology, Beijing 100124, China
This paper describes a promising route for the exploration and development of 3.0 THz sensing and imaging with FET-based power detectors in a standard 65 nm CMOS process. Based on th plasma-wave theory proposed by Dyakonov and Shur, we designed high-responsivity and low-noise multiple detectors for monitoring a pulse-mode 3.0 THz quantum cascade laser (QCL). Furthermore, we present a fully integrated high-speed 32 × 32-pixel 3.0 THz CMOS image sensor (CIS). The full CIS measures 2.81 × 5.39 mm2 and achieves a 423 V/W responsivity (Rv) and a 5.3 nW integral noise equivalent power (NEP) at room temperature. In experiments, we demonstrate a testing speed reaching 319 fps under continuous-wave (CW) illumination of a 3.0 THz QCL. The results indicate that our terahertz CIS has excellent potential in cost-effective and commercial THz imaging and material detection.
power detectors quantum cascade laser (QCL) CMOS image sensor (CIS) terahertz Journal of Semiconductors
2023, 44(10): 102401
中国电子科技集团公司 第二十六研究所, 重庆 400060
绝缘体上压电基板(POI)是一种新兴的压电单晶复合薄膜结构材料。POI基板由压电单晶材料薄层(单晶钽酸锂/铌酸锂)、二氧化硅层及高阻硅衬底构成, 采用Smart-Cut工艺制备, 可保证板层高均匀度及高质量的批量生产。通过这种基板可设计满足5G通信要求的高性能集成声表面波(SAW)谐振器和滤波器。基于POI材料制备的SAW器件具有高频、高品质因数(Q)值、低温度敏感性及较大带宽等优良特性, 同时还能在同一芯片上集成多个SAW滤波器, 具有广阔的市场应用前景。该文介绍了POI基板的制备、国内外的研究现状及POI基板在高性能SAW滤波器中的应用, 综述了制备POI基板的关键技术并展望了未来的发展趋势。
绝缘体上单晶钽酸锂薄膜(LTOI) POI基板 声表面波 智能剥离技术 晶体离子注入剥离(CIS) 晶圆键合 LiTaO3-on-insulator(LTOI) piezo-on-insulator(POI) substrate surface acoustic wave (SAW) Smart-Cut process crystal ion slicing(CIS) wafer bonding
1 西北核技术研究所 强脉冲辐射环境模拟与效应国家重点实验室, 西安 710024
2 湘潭大学 材料科学与工程学院, 湖南 湘潭 411105
3 西安高科技研究所, 西安 710024
CMOS图像传感器(CIS)工作在空间辐射或核辐射环境中遭受的辐照损伤问题备受关注。对CIS辐照损伤效应进行仿真模拟研究有助于深入揭示辐照损伤机理, 进而开展抗辐射加固设计, 有效提升CIS抗辐照能力。文章通过梳理国内外开展CIS辐照损伤效应仿真模拟研究方面的进展情况, 结合课题组已开展的电子元器件辐照效应仿真模拟和实验研究基础, 从CIS器件建模、时序驱动电路建模、辐照损伤效应建模、仿真模拟结果校验等方面探讨了CIS辐照损伤效应的仿真模拟方法, 分析总结了当前CIS辐照效应仿真模拟研究中亟待解决的关键技术问题。
CMOS图像传感器 辐照损伤 总剂量效应 位移效应 CIS radiation damage total ionizing dose effects displacement effect
1 中国科学院上海技术物理研究所, 上海 200083
2 中国科学院红外探测与成像技术重点实验室, 上海 200083
3 中国科学院大学, 北京 100049
精细导星仪(FGS)是空间天文望远镜精密稳像系统高精度姿态信息的快速检测装置,CMOS图像传感器的成像效果直接影响精细导星仪姿态信息的解算精度。而实际工作时,CMOS成像器件存在最佳的读出范围,超出此范围的入射光强与光生电子数的线性度低,无法获取有效星点来满足后级的质心坐标解算。为解决这一问题,提出一种估算不同星等最佳积分时间的方法,并将积分时间作为探测器参数选择与调整的主要依据。测量结果表明,像元暗电流的读出码值和探测器面阵RMS噪声值均随积分时间的增加而增加。依据星点光斑分布模型给出常用星等的最佳积分时间范围,结合星点的分布情况,得出7等星在视场范围内的星数约为7颗,论证了小型CMOS器件对星斑的探测能力。
导星仪 CMOS图像传感器 噪声测量 星图成像 积分时间 星等 FGS CIS noise measurement star imaging integration time stellar magnitude
大连理工大学 微电子学院, 辽宁 大连 116600
钳位电压(Vpin)是影响 CMOS 图像传感器(CIS)中钳位光电二极管(PPD)电荷转移效率和满阱电荷容量的关键物理量。在辐照条件下, Vpin受辐射总剂量(TID)增加而升高, 因此研究其机理对抗辐照CIS的设计有重要意义。文章利用TCAD仿真软件分析了CIS器件的电学特性, 研究了Vpin受TID影响的机理。结果表明, 当辐照引起的氧化物陷阱电荷浓度达到3×1016cm-3时, 浅沟槽隔离(STI)附近的耗尽区将PPD中的pin层与地极电学隔离, 从而导致pin层电势易受到传输晶体管TG沟道电势影响而增加, 使得相同电子注入条件下PPD可存储的电子增多, 复位所需电压增大, 导致Vpin随着辐射总剂量增加而增大。
钳位电压 总剂量效应 CMOS图像传感器 pinning voltage TID CIS TCAD TCAD
1 中国科学院上海技术物理研究所, 上海 200083
2 中国科学院大学, 北京 100049
提出了一种16级片上模拟累加电路结构以实现时间延迟积分(TDI)功能, 累加单元以电荷放大器为基础.为了获得更好的噪声性能, 对电路结构的模拟信号链路进行了噪声分析, 给出了适用于TDI累加的热噪声模型.分析表明, 主要随机热噪声根据累加电路工作的状态不同可以分成电荷传输噪声和直接采样噪声两部分.给出每部分噪声与电路增益大小的关系和相应的抑制方法.采用0.5 μm标准CMOS工艺实现了16×256级CMOS-TDI探测器芯片, 流片的测试结果表明16级TDI可以获得11.22 dB的SNR提升.
CMOS图像传感器 时间延迟积分 信噪比 片上模拟域 噪声模型 CIS TDI SNR on-chip analog domain noise model
1 中国科学院半导体研究所 半导体超晶格国家重点实验室, 北京100083
2 中国科学院大学, 北京100049
设计了一款用于高速CMOS图像传感器的多列共享列并行流水线逐次逼近模数转换器。八列像素共享一路pipeline-SAR ADC, 从而使得ADC的版图不再局限于二列像素的宽度, 可以在16列像素宽度内实现。该模数转换器采用了异步控制逻辑电路来提高转换速度。半增益数模混合单元电路被用于对第一级子ADC的余差信号放大, 同时被用于降低对增益数模混合单元电路中运放性能的要求。相关电平位移技术也被用于对余差信号进行更精确的放大。整个pipeline-SAR ADC第一级子ADC精度为6-bit, 第二级子ADC为7-bit, 两级之间存在1-bit冗余校准, 最终实现12-bit精度。输入信号满幅电压为1 V。该8列共享并行处理的pipeline-SAR ADC在0.18 μm 1P4M工艺下制造实现, 芯片面积为 0.204 mm2。仿真结果显示, 在采样频率为8.33 Msps, 输入信号频率为229.7 kHz时,该ADC的信噪失真比为72.6 dB; 在采样频率为8.33 Msps, 输入信号频率为4.16 MHz时,该ADC的信噪失真比为71.7 dB。该pipeline-SAR ADC的电源电压为1.8 V, 功耗为4.95 mW,功耗品质因子(FoM)为172.5 fJ/conversion-step。由于像素尺寸只有7.5 μm, 工艺只有四层金属, 因此这款12-bit多列共享列并行流水线逐次逼近模数转换器非常适用于高速CMOS图像传感器系统。
高速CMOS图像传感器 多列共享列并行 high speed CIS multiple-columns-shared-parallel pipeline-SAR AD pipeline-SAR ADC 红外与激光工程
2018, 47(5): 0520001
随着CMOS图像传感器(CIS)的广泛应用, 低功耗、高集成化、高稳定性成为其发展趋势, 低压差线性稳压器(LDO)因体积小、功耗低、噪声低及电源抑制比高等优点而满足芯片供电需求。为了避免传统电源在芯片异常时仍持续工作致使功耗增加或芯片烧毁, 设计了一种可应用于CMOS图像传感器的LDO电路, 并加入了LDO的保护电路结构。该保护电路具有欠压保护与过流保护的功能, 并能够通过数字电路对LDO进行使能控制。基于0.11μm CMOS工艺平台对LDO及其保护电路进行仿真与分析, 完成了该工艺下电路版图的绘制和验证。
保护电路 欠压保护 过流保护 CIS CIS LDO LDO protection circuit undervoltage protection over current protection
1 湘潭大学物理与光电工程学院，湖南 湘潭 411105
2 湖南省微光电与系统集成实验室，湖南 湘潭 411105
为了实现大阵列电路集成，文中设计和实现了一种能与主动淬火电路集成的宽光谱范围和快速的单光子雪崩二极管(SPAD)芯片.一个精确的单光子雪崩二极管电路模型模拟了其在盖革模式下的静态和动态行为.该有源区直径为8 μm的单光子雪崩二极管器件是基于上海宏利GSMC 180 nm CMOS图像传感器(CIS)技术实现的.由于采用有效的器件结构，其击穿电压是15.2 V，淬灭时间是7.9 ns.此外，该器件实现了宽的光谱灵敏度，其在低过电压下的光子探测概率(PDP)从470 nm到680 nm光波长段最高可达15.7%.并且它在室温下的暗计数率相当低.
单光子雪崩二极管 光子探测概率 模型 盖革模式 CMOS图像传感器技术 single-photon avalance diode (SPAD) photon detection probability (PDP) model Geiger mode CMOS CIS technology
β-苯基羰基化合物的光化学特征历来受到重视, 是n, π*羰基三线态猝灭机理的典型代表。 研究了气相和甲醇中β-苄基苯乙酮的基态结构和激发态结构, 模拟了其吸收和发射光谱, 并从分子轨道角度阐明了其发光机制。 研究发现: (1)在甲醇中, β-苄基苯乙酮的基态结构与气相结构非常接近, 只是在羰基官能团附近键长有差别; (2)在甲醇中, β-苄基苯乙酮的S1态无法维持平面构型, 且α C—C键显著拉长; (3)在气相中, β-苄基苯乙酮的吸收光谱很弱, 而在甲醇中很强; (4)气相中, β-苄基苯乙酮的荧光光谱的发光机制与甲醇中不同; (5)在气相中, β-苄基苯乙酮荧光光谱的最大发射峰蓝移到228.67 nm处, 发射强度(f=0.306 1)比吸收光谱大幅增加; (6)从分子轨道角度看, 荧光光谱是吸收光谱的逆过程; (7)在气相中, β-苄基苯乙酮的磷光光谱在252.58和246.04 nm处有两个较强的发射峰, 而甲醇中只在258.88 nm处有一个很强的发射峰。
吸收光谱 荧光/磷光 M06-2X M06-2X CIS CIS Absorption spectra Fluorescence/phosphorescence 光谱学与光谱分析
2017, 37(5): 1514
