1 中国科学院上海技术物理研究所, 上海 200083
2 中国科学院大学, 北京 100049
提出了一种16级片上模拟累加电路结构以实现时间延迟积分(TDI)功能, 累加单元以电荷放大器为基础.为了获得更好的噪声性能, 对电路结构的模拟信号链路进行了噪声分析, 给出了适用于TDI累加的热噪声模型.分析表明, 主要随机热噪声根据累加电路工作的状态不同可以分成电荷传输噪声和直接采样噪声两部分.给出每部分噪声与电路增益大小的关系和相应的抑制方法.采用0.5 μm标准CMOS工艺实现了16×256级CMOS-TDI探测器芯片, 流片的测试结果表明16级TDI可以获得11.22 dB的SNR提升.
CMOS图像传感器 时间延迟积分 信噪比 片上模拟域 噪声模型 CIS TDI SNR on-chip analog domain noise model
