随着 FPGA（Field Programmable Gate Array）在大型系统中得到越来越广泛的应用，单片 FPGA往往难以胜任全部工作，多片 FPGA之间进行高速稳定通信成为了该领域的一个研究热点。为此设计了一种基于低压差分信号（low voltage differential signal，LVDS）可用于 FPGA片间高速稳定通信的校验协议，该协议在常规 LVDS通信的基础上进行多轮多路校验，以提高传输可靠性。基于该协议，搭建了一套由两片 Xilinx 7系列 FPGA构成的 9通道 LVDS通信测试系统。其中 1个通道用于同步时钟，另外 8通道用于校验和通信。经过长时间高低温测试，在保证单路传输速率达 1.2 Gb/s的情况下，相对于常规 LVDS通信，误码率大大降低。

设计了工作在太赫兹频段的无线通信系统, 基带部分采用16QAM调制体制, 射频部分采用混频器实现两级上下变频, 功放部分采用“固态功率放大+电真空器件放大”级联的功率放大技术, 实现了0.14 THz频段W量级的功率输出。接收端采用全固态常温接收技术, 接收机等效噪声温度为1100 K, 接收灵敏度达到-57 dBm。采用两个增益50 dBi的卡塞格伦天线, 在成都市双流区与新津县之间开展了距离21 km的无线通信试验, 单路实时通信速率达到5 Gbps, 误码率低于10-6。并成功同时实时传输了两路符合HD-SDI标准的无压缩高清视频数据流, 每一路的标准有效速率达到1.485 Gbps。