1 合肥工业大学 微电子设计研究所， 合肥 230601
2 合肥工业大学 教育部IC设计网上合作研发中心， 合肥 230601
分析了数字下变频的原理，设计实现了能进行1、2、4、8等可选抽取倍数的高速数字下变频系统。对系统中的混频器和滤波器进行了优化设计。采用基4布斯编码和4-2压缩器，缩短混频器中的关键路径；引入基于Horner法则和子表达式共享的正则有符号数(CSD)编码，减小滤波器的硬件消耗。设计的数字下变频系统用于四通道、560 MHz 14位时间交织模数转换器(TIADC)，并基于FPGA完成功能验证。结果表明，当输入信号频率为380 MHz、抽取倍数为8时，I/Q两路信号的无杂散动态范围(SFDR)在90 dB以上。
数字下变频 半带滤波器 混频器 高速数据采集 digital down converter half-band filter mixer high speed data acquisition
从应答着陆系统的基本测角原理入手，设计了系统角度测量的数字电路实现方案。分析了数字下变频和高精度数字鉴相等关键技术。以FPGA为平台，采用CORDIC算法设计数字鉴相器，并在QuartusⅡ环境下进行方案的计算机仿真分析。结果表明，该方案是可行、有效的，能满足系统的精度要求，且易于实现。
应答着陆系统 角度测量 数字下变频 数字鉴相器 Transponder Landing System(TLS) angle measurement digital down converter digital phase detector
