1 中国科学院电子学研究所，北京 100190
2 中国科学院大学微电子学院，北京 100049
3 北京工商大学食品安全大数据技术北京市重点实验室，北京 100048
4 中国电子科技集团公司第五十四研究所，河北石家庄 050081
提出一种浮点型数字信号处理器 (DSP)硬核结构，在兼容定点数运算的同时，也为浮点数运算提供较好支持。目前各大现场可编程门阵列 (FPGA)主流厂商在实现浮点数运算功能时均采用软核实现方式，即将浮点数运算算法映射到芯片上，通过逻辑资源和 DSP模块实现。相比于传统方法，提出的硬核结构在不占用 FPGA中其他逻辑资源情况下，仅利用 DSP模块便能完成浮点数运算。设计中，充分考虑负载和时延影响，插入多级流水线，显著提高浮点数的计算效率。采用中芯国际 (MCI)28 nm工艺设计并完成所提出的浮点型 DSP硬核结构。仿真结果表明，所提出的硬核结构的单个浮点数加法和乘法效率为 0.4 Gflops。
现场可编程门阵列 数字信号处理器 硬核结构 浮点数运算 Field-Programmable GateArray(FPGA) Digital SignalProcessor(DSP) hardcorestructure floating point 太赫兹科学与电子信息学报
2019, 17(3): 0524
清华大学电机系电力系统国家重点实验室,北京,100084
本文介绍了基于MSP430F149的功率因数测量硬件系统及其算法设计.本测量系统对待测信号进行采样后,作数字低通滤波和DFT运算以估算其频率,从而根据信号频率灵活调整采样周期,能够工作在很宽的频率范围内.在采用LCD显示的同时,通过RS232接口可以在PC机上实时显示测量结果和信号波形,人机界面友好.
功率因数测量 浮点数运算 串口通讯 MSP430F149 MFC
