直接数字频率合成器(DDS)具有转换时间快, 频率精度高, 频带宽等特点, 作为现代电子设备的重要部分, 现已广泛应用于电子领域。该设计将现场可编程门阵列(FPGA)与DDS相结合, 采用自顶向下的模块化设计思想、反馈网络的流水线结构及频率自增设计, 以达到扫频效果, 并基于CORDIC算法实现相-幅转换, 以降低硬件资源消耗, 最终在Quartus Ⅱ开发环境中进行仿真测试。经CORDIC算法计算后输出的正弦波和余弦波幅值分别为32 768和56 758(16位十进制), 输出的正弦和余弦值与预期结果相比, 其相对误差仅为6.1×10-5和9.9×10-5。仿真结果表明, 该设计方案能有效地解决传统声表面波无线无源传感系统中DDS杂散分量大, 时延高及功耗高等问题。

受环境因素的影响，压电谐振器的共振频率会发生漂移。调谐技术因采用特定的手段主动调节共振频率而得到广泛应用，但传统附加质量块、激光烧蚀等机械调谐技术费时费力，灵活性不好。针对方体压电谐振器该文提出了一种激励信号幅值调谐和直流调谐的电调谐方法，可精密调节谐振器的共振频率。设计了一种基于ZYNQ系列主控芯片的数字化测控电路，实现了振子扫频激励、输出信号的幅值相位检测，为激励信号幅值调谐和直流调谐提供了实验硬件平台。实验结果表明，激励信号幅值调谐的共振频率变化范围为347, 850~348, 000 kHz，直流调谐的调节范围为347, 720~347, 820 kHz。该技术为压电谐振器共振频率精密调节提供可靠的理论与实践途径。

为使微机电系统(MEMS)压电谐振器工作在谐振频率点并使其输出信号幅值稳定, 该文采用基于现场可编程门阵列(FPGA)数字化的双闭环控制算法来实现共振频率跟踪和稳幅激励, 数字化双闭环控制算法包含锁相闭环算法和稳幅闭环算法; 采用模数转换器(ADC)对压电谐振器输出信号采样, 使用两路正交信号对被采样信号的相位和幅值解调; 采用数字锁相环技术实现了压电谐振器谐振频率的跟踪激励。为减小压电谐振器在谐振处输出信号幅值的波动, 采用数字稳幅技术实现了压电谐振器输出信号幅值的稳定控制。实验结果表明, 电路能将驱动信号和输出信号相位差锁定在93.89°~95.95°, 输出信号的幅值稳定在496~504 mV, 达到了很好的谐振频率跟踪和稳幅效果。

谐振式加速度计可以将加速度转换为频率信号, 在导航、姿态控制等加速度计的应用领域, 采集信号需要限定在较短时间内, 为了满足应用的要求, 基于一种单基片集成式石英谐振器, 通过现场可编程门阵列(FPGA)实现了一种针对集成式石英谐振加速度计的倍频电路设计方案, 包括时钟自适应模块和锁相环。时钟自适应模块根据当前输入信号产生锁相环基准时钟并将输入信号进行倍频。离心机加速度测试结果表明, 当测量时间由1 s缩短为0.125 s时, 传感器标度因数为3 173 Hz/g(g=9.8 m/s2), 线性相关系数R2=0.999 32, 与未倍频时相比, 标度因数与线性度基本保持不变, 所设计的倍频电路可应用于石英谐振加速度计的信号处理及数据采集系统中。

航空电子全双工交换式以太网(AFDX)是实现航电系统间的高速数据交换枢纽和核心，是现代先进飞机分布式综合化的关键技术之一，具有低延迟、确定性、高可靠性等诸多优点。为满足下一代机载网络对高带宽的需求，结合现有AFDX技术基础，提出了基于SoPC型FPGA的千兆AFDX交换机技术，分别从关键技术、系统架构设计、功能仿真等方面阐述。经功能/性能测试，本设计满足千兆AFDX网络通信设计，其确定性、高速率满足通信架构设计要求。

设计了一种基于现场可编程门阵列(FPGA)等精度测频与自动增益控制(AGC)电路的高精度声表面波测量仪，该测量仪通过声表面波传感器采集声波并转化为电信号，通过AGC电路与施密特触发器对信号限幅、整形，将其转化为可测频率的方波，最后利用FPGA测频电路实现对频率的测量，并将结果传送至单片机显示。测试结果表明，该测量仪能测量频率100 Hz~100 kHz的信号，系统的最大测量误差为1.2%，测频范围广，精度高，稳定性好。

高精度脉冲式激光测距的精度与时间数字转换器(TDC)的精度密切相关,基于现场可编程门阵列(FPGA)的多通道TDC可有效降低系统的复杂度、提高测量效率。利用Xilinx Kintex-7系列内的CARRY4模块构造延迟链作为细计数,用25位200 M的系统时钟进行粗计数,采用粗细结合的方式,在FPGA芯片内设计并验证了8通道高精度TDC。针对延迟单元的超前进位特性及其受温度电压影响的非线性时延,利用码密度测试法和在线校准法进行校准。实验结果表明,设计的8通道TDC分辨率小于35 ps,精度为36.8 ps,误差峰峰值为157.2 ps,量程为167.77 ms。

面阵CCD及线阵CCD不能胜任海洋目标观测的要求,选用具有高信噪比高灵敏度的时间延迟积分CCD(Time delay integration CCD, TDI-CCD)作为 探测器并实现其驱动电路。在图像采集过程中,TDI-CCD探测器使用两个读取端口输出。 该探测器驱动电路产 生TDI-CCD和A/D的驱动时序。CCD的模拟输出信号被A/D采样,转换成可被计算机识别 的数字信号。采用FPGA作为主控芯片,产生驱动时序,接收被A/D转换过的数字信号, 并发送图像至计算机。利用相关双采样(Correlated double sampling, CDS)技术滤除TDI-CCD模 拟输出信号的相关噪声,提高信号的信噪比。现场可编程门阵列(Field programmable gate array, FPGA)代码在ISE14.7下进行仿真,实验表明,研制的TDI-CCD驱动电路能够产生CCD要求的驱动时序。

为满足机动式车载自适应光学系统的需求, 设计了专用的波前处理器。该波前处理器采用波前处理主板、波前处理子板和DA转化板相结合的硬件架构, 由光纤作为通信载体。在满足功能需求的同时提高了系统的可靠性; 波前处理器是自适应光学系统闭环控制的运算中心, 其运算延时直接影响系统的控制带宽。本文提出一种基于FPGA的多线流水自适应光学实时波前处理方法, 实现了波前斜率计算、复原运算和控制运算。结果表明: 对于两级精密跟踪, 97个子孔径以及97单元变形镜的自适应光学系统, 系统处理延时为506.25 μs, 满足系统1 500 Hz的实时波前处理需求。