1 引言

薄膜在半导体工业中的应用非常广泛。薄膜在沉积过程中会产生薄膜应力,进而引起很多问题,如会改变薄膜的电阻率^[1],改变波导中光的模式^[2],应力过大还会引起芯片开裂等。因此,分析薄膜沉积过程中的应力,对分析器件的可靠性,研究应力对器件功能的影响,优化薄膜沉积工艺,以及控制薄膜应力具有重要的意义。多层薄膜沉积过程中,各层膜之间会相互影响,应力分析较复杂。多层薄膜的应力包括本征应力和热应力,王锡明等^[3-4]对多层膜的热应力进行了建模与计算,但这些模型经过了很多简化,且计算复杂。有限元分析被学者们广泛应用于薄膜的应力研究中^[5-7],但主要是用于分析单层膜的热应力,不包括本征应力,对多层膜应力进行有限元分析的研究鲜有报道。本文基于工程实际应用,采用有限元方法建立了一种多层薄膜应力分析的模型,分析了多层薄膜在每个沉积阶段中的应力,包括本征应力和热应力。

2 薄膜应力

薄膜应力按照产生的根源分为热应力和本征应力。热应力由薄膜与基底材料的热膨胀系数差异和沉积前后温度差异决定,热应力公式为

σth=Ef1-μf∫T1T2αs-αf)dT,(1)

式中E_f和μ_f分别是薄膜的杨氏模量和泊松比,α_s和α_f分别是基底和薄膜的热膨胀系数,T₂和T₁分别是薄膜沉积时的温度和室温。

本征应力的产生机理比较复杂^[8],其中一个典型的观点认为,本征应力是由晶格失配引起的。晶格失配产生图1所示的刃型位错,位错在其周围形成相应的弹性应力场,定义失配度为(a_s-a_f)/a_f,它表征了晶格失配程度的大小,其中a_s为基底材料的晶格常数,a_f为薄膜材料的晶格常数。薄膜-基底晶格常数失配在薄膜中产生的本征应力σ_i由Hoffman的晶界松弛模型^[9]得到:

σi=Ef1-μf×x-aa=Ef1-μf×ΔLg,(2)

式中a为薄膜材料无残余应力时的晶格常数,x为薄膜-基底晶格常数失配后薄膜的晶格常数,(x-a)为由薄膜-基底晶格常数失配引起的薄膜晶格常数的变化,Δ为晶界松弛距离,L_g为晶体尺寸。

图 1. 晶格失配产生的刃型失配位错

Fig. 1. Edge misfit dislocation produced by lattice mismatch

下载图片 查看所有图片

3 多层薄膜应力数值模拟

3.1 热应力模拟

采用有限元法分析薄膜的热应力,应力方程为

σ=D(Bδ-ε0),(3)

式中D为单元材料相关的弹性矩阵,B为单元的应变矩阵,δ为单元的节点位移向量,ε₀为热变形引起的初应变向量。

借助成熟的商业有限元分析软件,可以很方便地获得热应力。

3.2 本征应力模拟

对于某个给定的沉积条件,本征应力是可重复的,即在给定的沉积条件下,(2)式中Δ/L_g是一个确定的值。引入两个变量,(2)式变为

σi=Ef1-μf×ΔLg=Ef1-μf×ρ'dT',(4)

式中ρ'为假设的本征应力系数;dT'为假设的温度变化,且为一个较小的值,ρ'dT'=Δ/L_g。

(4)式和(2)式具有相同的表达形式,因此可以采用(3)式对(4)式进行数值模拟。引入本征应力系数后,可借助热应力的有限元分析程序分析本征应力。

本征应力系数采用试验和模拟相结合的方法获得,在特定沉积条件下,在纯基底上沉积一层膜,冷却至室温(293 K),测出基底的曲率变化^[10-11],该曲率变化为温度从沉积温度降至293 K引起的热变形和本征应力引起的变形的叠加,如图2所示。采用有限元模拟得到温度从沉积温度降至293 K的热变形,然后温度继续降低0.1 K,并重新设置膜材料的热膨胀系数,使温度降低0.1 K时热变形与本征应力引起的变形一致,该值即为本征应力系数。由于温度变化量很小,其他材料产生的热变形和热应力很小,可忽略不计。

本征应力与晶格结构相关,而晶格结构与基底晶态^[12]、沉积速率^[13]、沉积工艺^[14]等因素相关,因此,本征应力系数的使用条件应与测试条件一致。

图 2. 晶圆变形

Fig. 2. Deformation of wafer

下载图片 查看所有图片

3.3 材料生长应力模型

应力在多层膜生长过程中是不断变化的,各层膜的应力是相互影响的。用有限元分析方法模拟生长过程中的应力时,涉及到材料加减问题。采用生死单元技术可以模拟材料的加减,先建立包含所有材料的有限元模型,然后“杀死”部分单元,在后续的分析中,逐步激活所需要的死单元。但是,多层膜的沉积过程是一个大变形过程,采用生死单元技术模拟时,被“杀死”的单元会因活单元的变形而严重扭曲,因此该生死单元技术不适用于多层膜沉积过程的模拟。

初始应力分析技术可以解决此问题。在上一层膜应力分析完成后,保存应力分析结果,更新模型,保持模型节点编号不变,然后在更新的模型上再增加下一层膜的模型,将上一层膜的应力分析结果作为包含下一层膜模型的应力分析的初始应力条件。

3.4 多层膜应力分析流程

包含本征应力和热应力的多层膜应力分析流程如图3所示,其中FE-model为有限元模型。

图 3. 多层膜应力分析流程

Fig. 3. Flow chart of stress analysis of multilayer films

下载图片 查看所有图片

4 工程实例

试验所用芯片截面如图4所示。该芯片多层膜生长过程如下:1) 在高温下,通过氧化在硅基板两侧形成二氧化硅(SiO₂)膜;2) 沉积掺杂锗的二氧化硅膜,然后通过光刻、刻蚀工艺形成截面为方形的波导芯层;3) 沉积磷酸硼硅酸盐玻璃(BPSG),BPSG熔点低于芯层和二氧化硅膜的,通过高温退火,BPSG回流填充波导芯层间隙;4) 在室温下沉积钛金属膜;5) 在一定温度下沉积氮化硅(SiN_x)膜。

图 4. 多层膜结构

Fig. 4. Structure of multilayer films

下载图片 查看所有图片

采用有限元分析软件,用多层膜应力分析流程进行应力分析。基于芯片的结构特点,采用广义平面应变模型进行建模。沉积的掺锗二氧化硅薄膜经过大面积刻蚀后,掺锗二氧化硅薄膜产生的应力得到释放,故可以不单独分析这层膜,把波导芯层和BPSG一起建模。二氧化硅膜和BPSG膜都经历过高温退火,故不用考虑膜的本征应力。

分析中用到的材料参数见表1~3。

钛金属膜需要考虑本征应力,通过试验测定单层膜晶圆曲率变化,并结合有限元分析方法,可得到本征应力系数,分析中使用的本征应力系数为1.4×10^-3 K^-1,假设温度降低0.1 K。

分析过程如下:

1) 双面氧化的硅基板在1293 K温度下退火,初始处于零应力状态, “杀死”BPSG单元,冷却至723 K;

2) BPSG膜在723 K温度下退火,设BPSG在退火后处于零应力状态,激活BPSG单元,冷却至室温293 K;

3) 增加钛膜,设置钛的热膨胀系数为本征应力系数,初始化应力,然后温度降低0.1 K;

4) 更新钛的热膨胀系数为钛的实际热膨胀系数,初始化应力,升温至593 K;

5) 增加氮化硅层,初始化应力,冷却至室温293 K。

分析得到多层薄膜在各沉积阶段应力分布如图5所示。高温氧化生成SiO₂膜,冷却至723 K时的应力如图5(a)所示。沉积BPSG膜并冷却至293 K时的应力如图5(b)所示。室温下沉积钛膜后的应力如图5(c)所示。在593 K温度下沉积氮化硅膜并冷却至室温时的应力如图5(d)所示。从分析结果中可以看出:1) 分析得到了每一层薄膜沉积后的应力,薄膜应力在沉积前后的变化反映了后沉积薄膜对先沉积薄膜的影响,例如,沉积钛膜后,钛膜的最大应力为19.2 MPa,沉积氮化硅膜后,钛膜上的最大应力变为119.6 MPa;2) 分析得到的薄膜应力包含了热应力和本征应力,比单纯分析薄膜热应力更接近薄膜应力的真实情况。采用有限元法分析薄膜热应力是比较成熟的方法,且第3节论证了通过引入本征应力系数并借助于热应力分析程序模拟本征应力的合理性,因此,该实例分析得到的薄膜热应力和本征应力具有较高的可信度。

图 5. 多层薄膜在各沉积阶段的应力分布。(a)氧化生成SiO2膜;(b)沉积BPSG膜;(c)沉积钛膜;(d)沉积氮化硅膜

Fig. 5. Stress distribution of multilayer films at each deposition stage. (a) Oxidized SiO2 films; (b) BPSG deposition film; (c) titanium deposition film; (d) SiNx deposition film

下载图片 查看所有图片

5 结论

提出了一种薄膜本征应力的模拟方法,对多层薄膜沉积过程中的热应力和本征应力进行了数值仿真分析。通过引入与材料热膨胀系数相当的本征应力系数,借助现有的热应力有限元分析程序,模拟了薄膜的本征应力,采用模型重构-应力初始化的方法模拟了材料增长,建立了一种多层薄膜应力分析模型。利用该方法对一种多层薄膜芯片进行了应力分析,结果表明,该方法可以连续得到多层薄膜在各个沉积阶段的本征应力和热应力。