在电子纸行业中, 为了减少光刻次数、降低成本, 部分产品的TFT基板会采用半色调掩膜工艺, 传统的一次湿刻一次干刻(1W1D)方法要求半色调掩膜光刻胶厚度与均一性同时满足较高要求, 管控难度大, 导致曝光多次返工浪费产能; 而且, 1W1D的刻蚀均一性很差, 使玻璃四周沟道a-Si过薄, 影响良率。为了改善这两方面的问题, 我们参考了非电子纸产品的两次湿刻两次干刻(2W2D)工艺。然而非电子纸的2W2D工艺会产生较长的a-Si拖尾现象, 导致较大的寄生电容, 造成良率损失; 此外, a-Si残留和沟道特性问题也阻碍了电子纸良率的进一步提升。因此, 我们通过降低两次湿刻时间, 改善灰化条件, 减小a-Si拖尾长度; 建立a-Si处理工序, 消除a-Si残留; 调整a-Si成膜条件和钝化层成膜前处理条件, 改善沟道特性。实验结果表明: 采用改善后的2W2D工艺可以完全满足电子纸的特性要求, 并且相比于1W1D方法, 得到的沟道厚度均一性提升50%, 阵列检测良率提升4%~10%; 同时无需管控半色调掩膜光刻胶的均一性, 仅满足光刻胶厚度的管控要求即可, 使曝光返工比例降低60%。改善后的2W2D工艺有效改善了电子纸产品的沟道特性与刻蚀均一性, 提升了产品良率, 减少了产能浪费, 降低了成本, 对4次光刻电子纸产品具有重要指导意义。

为降低TDDI产品Lead Open型线不良发生率, 本文对Lead Open的发生机理进行了研究及改善验证。对TDDI产品生产数据进行了对比, 对Mo-Al-Mo结构的SD膜层进行研究, 根据以上结果确定改善方案并投入验证。首先, 明确了Lead Open发生率与Delay Time的关系。接着, 对SD膜层的微观结构进行了表征。然后, 根据膜层结构和不同金属的电化学特征, 建立了SD膜层电偶腐蚀模型。分析表明: Mo、Al两种金属间存在1.47 V的电极电位差, 具有很强的电偶腐蚀倾向性, 且表层 Mo中存在10 nm级别的贯穿性孔洞, 直径为0.4 nm的水分子可轻易渗入, 进而引发电偶腐蚀。表层 Mo厚度增加25%后, 其腐蚀速度较量产条件降低30%, Lead Open发生率降低1.4个百分点, 维持在0.1%的较低水平, 满足TDDI产品量产对该类不良发生率的要求。