1 中国科学院 长春光学精密机械与物理研究所,吉林长春30033
2 中国人民解放军95859部队,甘肃酒泉735000
利用经纬仪进行速度实时求解,一直是测控领域难题,为了提高经纬仪求解速度的实时性及高精度,激光测距光电经纬仪,在反复实验中,提出了一种最佳一致逼近多项式速度求解方法,即保证了速度实时性又保证了速度的精度。首先,利用单站经纬仪加激光测距获得目标空间位置,对激光测距信息采用改进的最小二乘法进行拟合滤波;然后根据求解速度模型,计算速度初值;在采用多项式逼近速度真值时,采用常规的表达形式会产生很大的计算误差,为了减少计算误差,多项式采用三次切比雪夫多项式组合的方式获得最佳一致逼近多项式计算速度函数;最佳一致逼近多项式速度函数使用三次有限差分方法识别速度野值,获得实时、高精度的目标速度值。激光测距经纬仪测速的指标包括实时性(延时<100 ms)和精度(误差<1 m/s)两个指标,把加载在无人机上的较高精度GPS的测速值作为比对值,采用多种算法计算目标速度,实验结果表明:高斯函数方法速度实时性好,但测量速度精度>1.5 m/s;卡尔曼方法求速度精度很好,但是因为用了大量的历史数据,速度值滞后;本文最佳一致逼近多项式法计算得到的速度,实时性好,延时50 ms;速度精度均方差为0.8 m/s,满足设备的指标要求。
最佳一致逼近速度求解 高斯速度求解 卡尔曼滤波速度求解 有限差分法 Optimal Uniform Approximation(OUA) Gaussian velocity solving Kalman filtering speed solution finite difference 光学 精密工程
2023, 31(24): 3549
1 重庆邮电大学 光电工程学院, 重庆 400065
2 集成电路与微系统全国重点实验室, 重庆 401332
3 中国电子科技集团公司第二十四研究所, 重庆 400060
设计了一种三阶噪声整形逐次逼近模数转换器。该转换器采用由二阶误差反馈结构和一阶级联积分器前馈结构组成的混合噪声整形结构, 通过该混合结构来控制反馈余量并提升噪声传输函数的阶数, 通过基于共模的开关切换方式优化了比较器动态失调电压, 实现了三阶噪声传输函数。该电路基于0.35 μm CMOS工艺进行设计仿真。使用3.3 V电源电压进行供电, 在2 MS/s采样频率以及8倍过采样率下, 功耗为1.87 mW, 实现了87.93 dB的SNDR, 有效位数(ENOB)为14.3 bit, 在传统8位SAR ADC的基础上提升了有效位数6.3 bit。
模数转换器 噪声整形 逐次逼近 基于共模的开关切换 analog-to-digital converter noise shaping successive approximation register Vcm-based switching
深圳大学 电子与信息工程学院, 广东 深圳 518061
目前逐次逼近型模数转换器(SAR ADC)已经成为低功耗数模混合集成电路中模数转换器的首选架构, 其中的核心模块-高性能比较器的功耗大小直接决定了SAR ADC的整体功耗。文章从低功耗SAR ADC系统出发, 聚焦高性能低功耗电压域和时间域比较器的发展历程与最新研究进展, 总结了通过优化SAR逻辑实现低功耗比较器的技术方法。该综述为数模混合电路设计者了解并掌握SAR ADC中高性能低功耗比较器技术提供有力参考。
逐次逼近 模数转换器 低功耗 数模混合集成电路 比较器 successive approximation analog-to-digital converter low power digital and analog hybrid integrated circuit comparator
1 深圳大学 计算机与软件学院, 广东 深圳 518060
2 深圳北理莫斯科大学 电子与计算机工程系, 广东 深圳 518172
3 季华实验室, 广东 佛山 528251
4 中国科学技术大学 电子工程和信息科学学院, 合肥 230026
5 华中科技大学 生物医学工程学院, 武汉 430074
SAR ADC每个转换周期的大部分时间被分配给ADC的量化操作, 而只剩下少量的时间用来进行信号采样。在短时间内完成高精度的采样, 需要前级电路具有更大驱动能力, 同时要求ADC的采样开关具有更低的导通电阻。提出了一种交替采样结构, 可以在不减少ADC量化时间的前提下, 使得SAR ADC的采样时间等于量化时间, 由此极大地降低ADC驱动电路的功耗。本文采用上述技术基于Fujitsu 55 nm工艺, 实现了40 Msps 10 bit的异步SAR ADC, 测试显示ADC有效位可达97 bit。
逐次逼近转换器 交替采样 混合切换 successive-approximation-register time-interleaved sampling hybrid switching
1 桂林电子科技大学 广西精密导航技术与应用重点实验室, 广西 桂林 541004
2 桂林电子科技大学 广西高校微电子器件与集成电路重点实验室, 广西 桂林 541004
针对传统的二阶噪声整形逐次逼近模数转换器(SAR ADC)功耗较大和整形能力不强的问题, 提出了一种级联积分器前馈(CIFF)和误差反馈(EF)混合误差控制结构的三阶NS-SAR ADC, 并在系统中增加了一个与电容数模转换器(CDAC)串联连接的反馈电容, 使得滤波电容不与CDAC直接相连, 因而可以利用该反馈电容调节衰减因子, 确保了输入信号不被衰减和反馈信号较小衰减。这种EF-CIFF结构提供了更强的噪声整形能力和高阶噪声传递函数的鲁棒性, 且只需要低功耗的小增益动态放大器即可实现EF和CIFF两条路径的余差放大。提出的NS-SAR ADC基于180 nm CMOS工艺设计。在18 V电源电压下, 工作在160 kS/s采样率时, 功耗仅113 μW, 在过采样率为8时, 实现了156位的有效位数。
噪声整形 EF-CIFF结构 逐次逼近寄存器 动态放大器 串联电容 noise-shaping EF-CIFF structure successive approximation register dynamic amplifier series capacitor
1 中国电子科技集团公司第五十八研究所, 江苏 无锡 214063
2 电子科技大学 重庆微电子产业技术研究院, 重庆 401331
3 电子科技大学 广东电子信息工程研究院, 广东 东莞 523808
4 电子科技大学 集成电路科学与工程学院(示范性微电子学院), 成都 611731
5 电子科技大学(深圳)高等研究院, 广东 深圳 518000
6 西南交通大学 信息科学与技术学院, 成都 611756
提出了一种数字前台校准技术, 即电容重组技术, 并将该技术与LMS数字后台校准技术相结合, 提高了LMS算法的收敛速度。提出的算法使用RC混合结构的14位SAR ADC进行建模。仿真结果表明, LMS算法的收敛速度可以提高到1 k个转换周期内, 同时校准后ADC的ENOB平均值从1059 bit提高到1379 bit。SFDR平均值从7133 dB提高到11293 dB, DNL最大值的平均值从188 LSB提高到097 LSB。INL最大值的平均值从801 LSB提高到088 LSB。
逐次逼近型模数转换器 最小均方根 数字校准 电容重组 SAR ADC least mean square digital calibration capacitor recombination
1 海军航空大学, 山东 烟台 264000
2 中国人民解放军92493部队, 辽宁 葫芦岛 125000
3 中国人民解放军31004部队,北京 100000
针对当前辐射源的动态威胁评估问题, 提出一种基于属性约简-改进TOPSIS的威胁评估算法, 引入组合赋权法和基于时间度的时间权重计算方法, 构建动态威胁评估模型。首先根据优势关系对属性进行约简, 然后利用组合赋权法计算属性权重, 从欧氏距离、灰色关联度和广义马氏距离3种测度出发改进TOPSIS方法, 计算加权综合贴近度, 并结合时间权重, 实现最终的威胁排序。仿真实验结果验证了所提算法的合理性,相比传统评估方法, 可靠性更高, 并能够根据决策者偏好调整参数,有较强的灵活性。
动态威胁评估 属性约简 组合赋权法 时间度 逼近理想解排序法 dynamic threat assessment attribute reduction combination weighting method time degree TOPSIS
陶文刚 1,2,3,4汪鸿祎 1,2,3陆逸凡 1,2,3景松 1,2[ ... ]方家熊 1,2,*
1 中国科学院上海技术物理研究所 传感技术联合国家重点实验室, 上海 200083
2 中国科学院上海技术物理研究所 中国科学院红外成像材料与器件重点实验室, 上海 200083
3 中国科学院大学, 北京 100049
4 上海科技大学, 上海 200083
片上集成数字化是红外焦平面的主要发展方向之一, 其关键技术是在读出电路内部集成模数转换(ADC)模块。针对线列InGaAs焦平面的数字化需求, 采用了一种基于非二进制的冗余位 SAR ADC设计方案。整个读出电路包括读出电路单元和模数转换单元。读出电路单元采用的是电容跨阻放大器(CTIA)结构, 其结构线性度好, 注入效率高; 模数转换单元采用的是SAR ADC, 其结构简单, 功耗低。文章采用非二进制校准的方法对CDAC模块进行设计, 通过在电容阵列中插入冗余位来提高ADC的转换速度和精度, 并使用下极板采样技术来提高采样精度。在0.18μm CMOS工艺模型下, 完成了14bit的SAR ADC的设计。仿真结果表明: 在采样率为1MS/s条件下, SAR ADC的信噪比(SNR)为74dB, 有效位数为13.4bits。
读出电路 数字化 逐次逼近 短波红外焦平面 readout circuit digitization successive-approximation short-wave IRFPA
大连理工大学 微电子学院, 辽宁 大连 116024
针对图像传感器中传统列级模数转换器(ADC)难以实现高帧频的问题, 提出了一种由逐次逼近寄存器型(SAR)ADC和单斜坡型(SS)ADC组成的混合型高速列级ADC, 使转换周期相较于传统的SS ADC缩短约97%; 利用SAR ADC的电容实现像素的相关双采样(CDS), 在模拟域做差, 使CDS的量化时间缩短至一个转换周期, 进一步提高了ADC的量化速度; 为了保证列级ADC的线性度, 提出了一种1bit冗余算法, 可实现+0.13/-0.12 LSB的微分非线性和+0.18/-0.93 LSB的积分非线性。基于180nm CMOS工艺的仿真结果表明, 该列级ADC在50MHz时钟下, 转换周期仅为1μs, 无杂散动态范围为73.50dB, 信噪失真比为66.65dB, 有效位数为10.78bit。
图像传感器 高速列级ADC 逐次逼近寄存器 ADC 单斜坡ADC 混合型ADC 相关双采样 image sensor high-speed column-level ADC successive approximation register ADC single slope ADC hybrid ADC correlated double sampling
1 中国电子科技集团公司 信息科学研究院, 北京 100086
2 北京理工大学 集成电路与电子学院, 北京 100081
基于180 nm CMOS工艺,设计了一种无残差放大的10位100 MS/s流水线与逐次逼近混合型ADC。采用两级流水线-逐次逼近混合型结构,第一级完成4位粗量化转换,第二级完成6位细量化转换。为了降低整体电路功耗,采用单调式电容控制切换方式,两级之间残差电压采用采样开关电荷共享方式实现。采用异步时序控制逻辑,进一步提升了能量利用率和转换速度。后仿真结果表明,在100 MS/s奈奎斯特采样率下,有效位数为9.39 bit,信噪失真比为58.34 dB,1.8 V电源电压下整体功耗为5.9 mW。
流水线与逐次逼近混合型ADC 电荷重分配 单调式开关切换 pipeline-SAR hybrid ADC charge sharing monotonic switching