强激光与粒子束
2023, 35(8): 082002
南京信息工程大学电子与信息工程学院，江苏南京210044
为了提升高速串行计算机扩展总线标准(PCIe)总线互联设备在高速通信过程中的系统性能，减少对中央处理器(CPU)资源的占用，基于Kintex-7 系列现场可编程逻辑门阵列(FPGA)平台进行总线主控式直接存储访问(DMA)设计，通过PCIe 接口实现了主机设备(PC)与FPGA 设备之间的高性能数据传输。同时，基于Root Port 仿真平台设计DMA 读写测试用例，仿真结果验证PCIe 接口逻辑的正确性。通过连接上位机和配置驱动进行实际传输速率测试，结果表明，DMA 写速率最高可达1 620 MB/s，DMA 读速率最高可达1 427 MB/s，带宽最大值能够达到PCIe 接口理论带宽值的84%。设计方案成本低，可靠性高，能够满足高性能、低延时的数据采集要求。
高速串行计算机扩展总线标准 现场可编程逻辑门阵列 直接存储访问 数据传输 Peripheral Component Interconnect express Field Programmable Gate Array Direct Memory Access data transmission 太赫兹科学与电子信息学报
2022, 20(4): 385
中国科学院 长春光学精密机械与物理研究所, 吉林 长春 130033
为提高多路高速串行图像数据传输在航天应用中的FPGA IO利用率, 同时克服接收到的多路并行恢复数据相对相位不确定性问题,采用时钟分路器同时为多路TLK2711和FPGA提供低抖动时钟。对于串行数据发送, 采用FPGA内部的数字时钟管理单元(DCM)对发送数据的相位进行调整, 并采用TLK2711的内部环回功能进行发送数据和时钟相位的动态自适应调整。对于串行数据接收, 采用高速异步数据缓存将多路相对相位不确定的数据调理为参考相同时钟, 最终转换为满足Camera Link接口协议的图像数据。实验结果表明, 采用时钟分路器可大大降低时钟抖动, 该传输系统工作稳定可靠, 最大传输速率可达6.8 Gbit/s。此方法可大大提高FPGA内部的资源利用率, 实现多路并行恢复数据的相对确定相位, 满足多通道基于TLK2711的高速串行数据的高稳定传输要求。
高速串行图像数据 IO利用率 低抖动时钟 动态自适应调整 相位不确定 high speed serial image data IO utilization low jitter clock dynamic adaptive adjustment phase uncertainty
1 中国航空工业集团公司西安航空计算技术研究所, 西安 710119
2 中国航空工业集团公司洛阳电光设备研究所, 河南 洛阳 471000
综合化技术的发展对嵌入式通用处理模块的设计提出了更高的要求。提出一种高性能通用处理模块的设计实现方案, 模块采用多片双核处理器阵列同时具备高性能的数据和信号处理能力; 采用高速串行总线来构建满足不同应用的高速数据通信链路; 采用交换开关式互连结构支持可扩展性和多级容错/重构功能;采用符合VITA 46规范的VPX标准设计, 满足综合化嵌入式系统多任务实时处理的应用需求。
嵌入式系统 数据信号处理 开关式互连 高速串行总线 embedded system digital signal processing switch interconnect high-speed serial bus
1 合肥工业大学特种显示技术教育部重点实验室, 特种显示技术国家工程实验室, 现代显示技术省部共建国家重点实验室, 仪器科学与光电工程学院, 安徽 合肥 230009
2 合肥工业大学光电技术研究院, 安徽 合肥 230009
在真三维显示系统中, 有海量图像数据需要高速传输。为了满足数据吞吐量的需求, 数据采用多路差分总线的形式进行传输, 但是由于电路板布线的差异, 会导致数据传输的可靠性降低。本文中采用动态相位调整(DPA)技术, 保证了数据传输的可靠性和稳定性, 满足了真三维显示的需求。
真三维立体显示 动态相位调整 高速串行数据传输 true 3D display dynamic phase adjustment high speed serial data transmission
1 中国科学院光电技术研究所, 成都 610209
2 电子科技大学, 成都 610054
3 中国科学院研究生院, 北京 100049
采用FPGA作为高速串行光纤图像传输系统的核心, 利用Rocket IO串行传输技术, 根据自定义的光纤图像传输协议, 搭建了检测平台;在EDK开发工具下, 通过对FPGA进行SOPC设计, 实现检测平台的软件设计, 并实时输出检测结果。阐述了检测平台的系统总体设计思想, 对检测平台的硬件设计、软件设计、SOPC设计、高速串行光纤图像传输技术进行了详细说明, 并对自定义的光纤图像传输协议、检测实验等进行介绍。经过实验测试结果表明, 检测平台工作在3.125Gb/s的串行传输速率上, 平台运行稳定、可靠;利用该检测平台, 实现了图像经过板件间高速串行传输的检测、经过系统级间串行传输的检测, 以及经过多个串行传输系统后的检测, 达到了检测的目的。
高速串行 光纤图像传输 图像传输协议 highspeed serial transmission image transmission by optical fiber image transmission protocol rocket IO Rocket IO SOPC SOPC
1 中国科学院光电技术研究所，成都 610209
2 电子科技大学光电信息学院，成都 610054
3 中国科学院研究生院，北京 100049
为解决光电经纬仪上高速率、高分辨率实时图像传输及处理瓶颈问题。本文提出了基于光纤传输的实时图像处理平台体系架构思想，设计了以 FPGA+多核 DSP结构的图像处理单元，实现高速实时图像经光纤传输至处理单元。在此基础上，开发了自定义的光纤图像传输协议。利用该协议，使得图像处理系统与各个分系统之间的光纤互联，以及高速实时图像光纤传输至显示子系统，处理子系统和记录子系统。本文阐述了系统总体结构思想，系统硬件原理设计和软件设计，并对其中的图像光纤传输协议设计，多核 DSP处理单元设计等进行详细介绍。搭建了实验测试平台，通过实验平台对系统进行测试和分析。实验结果表明，实时图像在光纤上进行 3.125 Gb/s、在 FPGA与多核 DSP之间进行 3.125 Gb/s速率上传输，系统稳定、可靠、误码率低，且具有处理能力强、抗电磁干扰性能强等优点，并已应用到实际工程项目中。
光电经纬仪 多核 DSP 嵌入式处理器 高速串行传输 图像传输协议 photoelectric theodolite multi-core DSP embedded processor high-speed serial transmission image transmission protocol
1 电子科技大学 中山学院，广东 中山 528402
2 中国科学院 长春光学精密机械与物理研究所，吉林 长春 130033
提出了差错控制编码方法来解决LED大屏幕远程通信系统显示信息高速率串行传输数据可靠性降低的问题。考虑到显示信息发送端和接收端的硬件基础及实现要求不同，提出在发送端采用并行算法结构，并构造了生成矩阵进行编码运算来提高算法的实时性；在接收端采用双时钟串行循环译码电路结构，在伴随式计算后采用高速时钟进行纠错，使得码字较长的编码仍旧能够获得较低的硬件开销并具备较好的实时译码能力。实验及理论分析表明，提出的方案能够实现高效率的编解码运算，编码效率达到98.2%。该方案也有效地降低了误码率，实际应用中误码率至少降低了1个数量级。使用提出的方案实现了显示信息的高速率、高效率串行传输。
高速串行传输 循环码 误码率 差错控制 现场可编程门阵列 high speed serial transmission cyclic code bit error rate error control Field Programming Gate Array (FPGA)
光纤通信技术和网络国家重点实验室 烽火通信科技股份有限公司， 湖北 武汉 430074
随着光传输技术的飞速发展，信号传输速率已经突破Gbit/s级，高速通道的仿真分析已成为系统开发成功与否的关键一环。文章简要介绍了Hspice仿真的基本原理和基本方法，并详细讨论了基于Hspice软件的高速串行通道仿真方法，通过仿真眼图的对比结果说明影响高速通道性能的几个关键环节以及改善通道特性的方法。
Hspice 仿真 眼图 高速串行通道 Hspice simulation eye diagram high-speed serial channel
深圳天马微电子股份有限公司,广东,深圳,518118
高速串行接口由于在EMI、体积和功耗等方面的特性,在要求不断提高的3G手机液晶显示模块上的应用也愈发体现出其优势.介绍了一种目前主流的高速串行接口-MDDI的物理层和数据连结层的结构和原理,开发了基于三星S6D0139芯片的带MDDI接口的液晶显示模块.利用该模块实现了主副屏的静态画面显示和主屏的动态视频显示.经过实际的测试,证实采用高速串行接口的模块在保持原有显示效果的基础上.在接口的体积以及电磁兼容等性能上相对于传统的LCD接口有明显的优势,能更好地适应3G手机高速视频数据传输的需要.
液晶显示模块 高速串行接口 移动显示数字接口
