1 引言

20世纪90年代提出了基于光学波段的频分复用(FDM)技术——波分复用(WDM)技术^[1-5]。这是一项有效扩展通信容量、提高通信速率的技术。WDM传输网络中非常关键的核心器件是波分复用/解复用器,阵列波导光栅(AWG)是一种综合性能最优异的波分复用/解复用器^[6],在许多密集波分复用(DWDM)系统和模块中有举足轻重的地位。此外,AWG 还被广泛应用于光传感器和光谱仪等光通信系统中。近些年来,国内外研究团队致力于开发基于不同材料、不同结构的高性能 AWG,例如基于二氧化硅埋入式波导^[7-8]、聚合物波导^[9]、InP脊波导^[10-11]、硅光子波导^[12]的阵列波导光栅。

最先投入研究并实现商业应用的是硅基二氧化硅阵列波导光栅^[12],其波导芯区和包层的折射率对比度较低,可以有效地降低器件损耗和串扰,但这种器件的弯曲半径较大,不适合集成,随着硅基光子回路(EPIC)趋于高集成化、微小化,难以集成的二氧化硅阵列波导光栅不仅商用成本高昂而且无法满足现在的光通信需求^[13]。因此,对阵列波导光栅的研究逐渐转移到折射率对比度高的硅光子材料上。硅光子材料主要包括Si纳米线和Si₃N₄纳米线材料,这两种材料制备的阵列波导光栅弯曲半径可达微米尺度,制备工艺与CMOS集成技术兼容,能实现低成本的大批量生产^[14]。

为进一步了解硅光子阵列波导光栅的研究趋势,本文基于Si纳米线材料介绍了不同结构的阵列波导光栅研究进展,综述了不同材料的器件性能及优缺点,提出目前该器件存在的问题,并对未来硅光子阵列波导光栅的发展趋势作出预测。

2 研究进展

2.1 Si纳米线阵列波导光栅

近些年,基于绝缘层上硅材料的AWG备受关注,特别是绝缘层上硅(SOI)纳米线AWG,这是因为此类AWG通常采用硅作为波导芯区,空气或二氧化硅作为包层,两种材料之间存在较高折射率差,可以制备弯曲半径极小的器件,适合当前可重构光分插复用器(ROADM)所需的超密集成^[15-16]。此外,可以依靠成熟的CMOS技术为廉价的大规模集成提供有前景的解决方案。但SOI纳米线器件由于制造技术的限制,在星型耦合器边缘存在不必要的反射,造成较大的损耗和串扰。同时,硅材料对温度与偏振非常敏感,硅光子AWG器件的发展进程主要围绕这些问题的解决。

2.1.1 常规Si纳米线阵列波导光栅

常规Si纳米线阵列波导光栅是较早投入研究的器件类型之一。 2004年第一届 IEEE IV 族光子学国际会议中,比利时根特大学 Dumon等^[17]报道了采用深紫外光刻和干刻方法制造的顶部硅层厚度为 220 nm 的8通道SOI脊波导阵列波导光栅,器件尺寸为0.1 mm²,插入损耗和相邻通道串扰都较大,分别为-8 dB和-6 dB,主要原因在于平板与阵列波导间存在模式失配。虽然器件性能不尽如人意,但这是较早成功制备SOI阵列波导光栅器件的报道。2010年,Bogaerts等^[12]报道了8通道的SOI阵列波导光栅,通道间隔 400 Hz,在直波导处进行展宽,有效地将中间通道的插入损耗降低至-1.1 dB,串扰为-25 dB,信道不均匀性为0.2 dB。Li等^[18]在2014 年提出在多模干涉仪(MMI)中纳入有损波导结构,降低界面的反射率,结果显示,虽然这种方法在降低损耗上有一定的效果,但是引入附加波导后器件尺寸变大,影响了集成度,不适合硅光子AWG。同年,中国科学院半导体研究所Ye等^[19]设计了采用抛物线锥形体连接自由传输区和阵列波导的AWG,锥形体能满足降低模式耦合损耗和通道串扰的要求,该团队通过一步刻蚀制备了8×8通道AWG,在TE 模测试下,片上损耗为-2.4 dB,器件串扰为-17.6 dB~-25.1 dB;但锥形体波导的制备和光刻分辨率有直接关系,工艺水平有限的情况下,该团队制备的器件中平板波导耦合表面仍然存在不必要反射。2017年,加州大学Stanton等^[20]报道了中心波长为2000 nm的8通道SOI阵列波导光栅,该SOI晶片由1000 nm的埋入式二氧化硅层和500 nm的硅覆盖层构成,AWG尺寸为3.7 mm²,其中,信道损耗为-0.08 dB~0.81 dB,负损耗来自片外耦合不确定度,器件串扰为-30.2 dB,是目前性能较优的器件。图1所示为8通道SOI阵列波导光栅结构图和响应光谱。

图 1. 8通道SOI阵列波导光栅(a)结构图和(b)响应光谱[20]

Fig. 1. (a) Schematic and (b) spectral response of 8-channel SOI AWG[20]

下载图片 查看所有图片

2.1.2 反射Si纳米线阵列波导光栅

为了进一步提高器件集成度,许多研究团队制备了波导更短、器件尺寸更小的反射Si 纳米线阵列波导光栅(R-AWG)。R-AWG由输入/输出波导、自由传输区(FPR)、阵列波导和反射器构成。2009年,浙江大学何赛灵教授课题组设计并报道了基于Si纳米线的8通道R-AWG^[21],在该设计中,波导末端放置了布拉格偏振分束器和光子晶体反射器,起到偏振不敏感和反射作用,次年,他们在该设计的基础上制备了器件大小为134 μm×115 μm的R-AWG^[22],在TE模测试下,该器件的片上损耗为-3 dB,通道串扰为-12 dB,与常规硅基阵列波导光栅相比,这种设计有效减小了器件尺寸,但串扰性能不佳,仍有待提高。日本AiDi 公司Okamoto等^[23]在2013年报道了14通道反射硅基阵列波导光栅,通道间隔为400 GHz,器件制作于220 nm顶层硅的SOI晶圆上,在波导末端采用布拉格反射器,器件尺寸为230 μm×530 μm,片上损耗和通道串扰分别为-3 dB和-20 dB,图2为该14通道R-AWG结构和响应光谱。2016年,Zou等^[24]设计并制造了以分离式布拉格光栅为反射器的R-AWG,从仿真结果看,与Okamoto等^[23]的设计相比,Zou等采用宽的直波导有效降低了相位误差,但受制造工艺限制,分立式布拉格光栅的不规则和侧壁粗糙度造成了较高的片上损耗和串扰,在TE模测试下,片上损耗和串扰分别为7 dB和<-8 dB,9×400 Hz的器件尺寸为450 μm×150 μm。

图 2. 14通道R-AWG (a)结构和(b)响应光谱[23]

Fig. 2. (a) Schematic and (b) spectral response of 14-channel R-AWG[23]

下载图片 查看所有图片

2.1.3 级联Si纳米线阵列波导光栅

级联Si纳米线阵列波导光栅可以进一步抑制串扰,这主要归功于主AWG和带通AWG对输入信号的双重滤波,在不考虑器件尺寸的情况下,采用级联AWG是目前降低串扰最有效的方法。2005年,Kamei等^[25]为了解决大规模AWG波分复用器/解复用器中的串扰累积问题,较早设计并制备了级联阵列波导光栅,并将带通AWG连接到64×50 GHz的主AWG上,总串扰小于-34.2 dB,插入损耗大于-3.2 dB,虽然器件的尺寸相对较大,但非常适合解决多通道AWG的串扰累加问题。2017年,昆明理工大学方青教授实验组设计并制备了1×4级联AWG^[14],每个AWG均制备于由220 nm顶层硅和2000 nm埋入氧化硅层构成的SOI晶圆上,与单一AWG相比,级联AWG串扰提高了20 dB,为-33.2 dB,虽然增加了2 dB的片上损耗,但这是解决顶部薄层硅AWG串扰的有效且简便的方法,从另一方面看,串扰离理想值-80 dB还有一段距离,这说明器件串扰主要是由于制备工艺的限制^[1]。图3所示为级联AWG结构图和响应光谱。对于AWG器件而言,无论通道数多与否,级联的方式都能有效降低串扰,适用于对器件尺寸要求不高且制备工艺较简单的情况。

图 3. 级联AWG (a)结构图和(b)响应光谱[14]

Fig. 3. (a) Schematic and (b) spectral response of cascaded AWG[14]

下载图片 查看所有图片

2.1.4 MMI输入Si纳米线阵列波导光栅

传统阵列波导光栅的响应光谱类似高斯曲线,但理想的响应光谱应该是平坦的,甚至在一些WDM系统中,要求响应光谱必须是平坦的。为了解决这个问题,通常将MMI作为阵列波导光栅的输入孔径,这主要是因为使用MMI可以在输入前获得更宽的双重图像。2013年,比利时根特大学Pathak等^[26]报道了通过MMI输入获得平坦化光谱的12通道Si纳米线阵列波导光栅,器件同样制备于顶层硅厚度为220 nm的SOI晶圆上,采用220 nm深刻蚀和70 nm浅刻蚀相结合的紫外光刻技术,其中利用浅刻蚀制备的MMI长和宽分别为5 μm和15 μm。图 4 所示为MMI-AWG器件结构图和响应光谱,从测量结果看,MMI输入获得了比传统AWG更平坦的响应光谱,器件的插入损耗、串扰和不均匀性分别为-3.29 dB,-17.0 dB和1.55 dB。器件尺寸为 560 μm×350 μm。高对比度波导有利于制备紧凑阵列波导光栅,但也给MMI耦合设计与制备带来了不少难度,造成了较高的损耗,因此只能牺牲一些损耗性能来获取平坦化光谱。

图 4. MMI输入SOI AWG (a)结构和(b)响应光谱[26]

Fig. 4. (a) Schematic and (b) spectral response of MMI-AWG[26]

下载图片 查看所有图片

2.2 Si3N4纳米线阵列波导光栅

另一种制备硅光子器件的常用材料是Si₃N₄,和使用Si纳米线制备的器件类似,都能实现与有源和无源硅光子器件的集成。Si₃N₄和SiO₂折射率对比度适中^[27],也与CMOS制备工艺兼容,通常Si₃N₄纳米线AWG的串扰和损耗也比Si纳米线AWG低。为了进一步提高Si₃N₄纳米线AWG的器件性能,通常采用减小波导芯区厚度的方法。

2.2.1 超薄芯区Si₃N₄纳米线阵列波导光栅

2010年,Doerr等^[28]将Si₃N₄材料应用于硅基光子平台,制备了一维光栅耦合器,器件性能达到了当时报道的最高水平。许多研究团队看到了Si₃N₄材料的优越性,也将其应用于制备阵列波导光栅。2011年,美国加利福尼亚大学Dai研究团队制备了16通道200 GHz的阵列波导光栅^[29],该AWG用Si₃N₄材料制备了厚度为50 nm的波导芯区,用SiO₂制备了厚度为15 μm的波导包层,相邻串扰和不相邻串扰分别为-30 dB和-40 dB,插入损耗降至0.8 dB。同年,贝尔实验室Chen等^[30]报道了基于Si₃N₄的12通道阵列波导光栅接收器,该器件通道间隔100 GHz,插入损耗0.8 dB,通道串扰小于35 dB,图6为该器件的响应光谱。以上报道的阵列波导光栅都采用了能减少侧壁粗糙度造成散射的超薄波导,因此,这些器件的损耗较低,但这需要较高的制作工艺。

图 5. 100 GHz阵列波导光栅响应光谱[30]

Fig. 5. Spectral response of 100 GHz AWG[30]

下载图片 查看所有图片

2.2.2 常规芯区Si₃N₄纳米线阵列波导光栅

2011年,Doerr等^[31]报道了关于Si₃N₄的阵列波导光栅接收器,光栅芯区厚度为400 nm,输出通道数目为8,在TE模测试下,阵列波导光栅的插入损耗为2.1 dB。2017年,美国加利福尼亚大学Shang等^[32]基于Si₃N₄平台设计并制备了一系列不同通道数目与通道间隔的阵列波导光栅,波导芯区厚度均为200 nm,其中,以8×200 GHz的阵列波导光栅性能最佳,其插入损耗为-1.5 dB,串扰为-24 dB,阵列波导尺寸大小为1.8 mm×0.6 mm。这些器件的波导芯区厚度与常规硅光子波导的芯区厚度相仿,容易制备,当然,这些器件的损耗比超薄波导芯区的器件高。

2.3 温度与偏振不敏感硅光子阵列波导光栅

由于硅光子材料具有较大的热光系数,AWG存在较强的热光效应,即波导的有效折射率会随着温度的变化而变化。为了控制中心波长稳定,对于二氧化硅阵列波导光栅,一般在输入平板波导或阵列波导中嵌入负温度系数的材料^[33],但这种方法并不能简单地适用于硅光子阵列波导光栅,因为它们的尺寸非常小且布局复杂,改变器件结构难以控制阵列波导间的光程差,只能利用其他方法改进。2011年,Dai研究团队利用氮化硅材料制备16通道阵列波导光栅时发现,中心通道波长随温度变化趋势与二氧化硅阵列波导光栅类似,约为0.011 nm/℃^[29]。2012年,比利时根特大学与大连理工大学研究团队一起报道了SOI绝热 AWG^[34],该团队在窄的阵列波导上覆盖聚合物,使AWG的波长温度依赖性被成功地减小到-1.5 pm/℃,这比传统的Si纳米线阵列波导光栅小一个数量级以上,插入损耗为2.6 dB,串扰小于-15 dB,器件没有出现明显的性能衰减现象,通过简单的设计与工艺,就能制备温度不敏感的AWG器件。虽然热光效应使器件具有温度依赖性,但并不是不能加以利用。2017年,Tondini等^[16]通过对AWG的阵列波导非公共区域局部加热,实现了输出光谱波长的高效微调,随着外加功率的增大,器件串扰也呈线性增大,影响了器件的性能,但这依然是目前硅光子器件实现波长可调的重要方法。

在阵列波导光栅中,由于器件的尺寸设计与应力作用无法同时满足TE模和TM模的传输要求,即对于输出平板波导的聚焦处,两种模式存在一定的相对偏移。与解决硅光子阵列波导光栅温度依赖性问题类似,无法直接借鉴二氧化硅阵列波导光栅的解决方法。2007年,Bogearts等^[35]利用集成偏振分束器在SOI平台制备了偏振不敏感的阵列波导光栅,二维光栅耦合器作为偏振分配器,将输入的未知模式分解成两正交的偏振模P1、P2,P1、P2分别沿相反方向进入同一AWG传输,测量中改变输入模式的偏振状态,输出光谱中心波长和功率均无明显变化,偏振损耗仅为0.66 dB,片上损耗为2.1 dB。虽然二维光栅耦合器可以将不同模式分开,但由于使用同一个AWG,传输信号容易被反射回光纤并造成一些不必要的损耗。2012年,该团队在原有基础上进行优化,采用完全相同的两个16通道AWG代替原来的AWG^[36],联合二维光栅耦合器构成偏振极化波长解复用回路,图5为偏振分离电路原理图和二维光栅耦合器,该回路提高了对不同偏振模式分解传输的成功率,16通道中,不同模式下波长偏移最大值为0.12 nm,最小值为0.028 nm,偏振损耗仅0.06 dB,AWG的插入损耗和串扰分别为-2.6 dB和-25.1 dB,总回路尺寸为1400 μm×850 μm,比常规Si纳米线阵列波导光栅尺寸大,之后的研究应进一步减小插入损耗和回路尺寸。2015年,南京邮电大学付旭等^[37]提出采用光学非对称平板波导消除阵列波导光栅残留偏振敏感性,光学非对称平板波导由输入/输出平板波导的温差实现,从理论上证实了该方法对任何材料器件的可行性。

3 器件性能比较和发展趋势

3.1 不同阵列波导光栅器件性能比较

表1列出了不同硅光子AWG器件的性能。从表中可以看出,对于SOI纳米线AWG,芯区层与埋入层反射率对比度较高,可以实现器件弯曲部分的紧凑排列,器件的尺寸极小,有利于实现芯片的集成。但是极小的器件也给制造带来了一定难度,由于紫外光刻的分辨率有限,通常无法获得所需的极小间隙,造成自由传输区和阵列波导之间的模场失配,增大损耗。目前,通过使用电子束光刻技术能制备得到纳米级别的间隙,有效降低了损耗。Si₃N₄纳米线AWG对制备工艺要求不高,器件的损耗也很低,芯区层与埋入层反射率对比度不如SOI纳米线AWG高,导致器件的尺寸较大,但依然能满足芯片集成化需要。这两种材料制备的器件与有源器件、无源器件都能集成,使硅基光互联芯片的发展成为可能。

图 6. (a)偏振分离电路原理图; (b)二维光栅耦合器[36]

Fig. 6. (a) Schematic of polarization diversity circuit; (b) 2D grating coupler[36]

下载图片 查看所有图片

3.2 发展趋势

AWG器件是芯片发射与接收端具有合波与分波功能的无源器件之一,近十年来,由于硅光子技术的迅速发展,硅光子AWG芯片技术也在国内外研究机构的努力下不断突破。但是硅光子AWG器件的广泛应用仍存在不小的挑战。硅存在很强的热光效应和双折射现象。热光效应会使器件响应光谱波长随温度变化发生偏移,双折射使基于薄顶层硅的AWG器件只能适用于单一偏振态,在实际应用中局限性很大。热光效应的解决方案将可能从两方面着手,其一是在封装过程中通过温度控制芯片进行恒温控制,其二是波导芯片制备过程中加入负温度效应材料对器件的温度响应进行修正。解决AWG偏振问题可以采用AWG器件与偏振转换器/合束器的集成,偏振输入光在偏振转换器中转换成TE模,TE模的光信号经过AWG分波后再进行合束。偏振问题的另一个有效解决方案是采用厚顶层硅制备AWG器件,通过波导结构设计获得偏振无关的AWG;但此方案中需要与高速硅光器件进行单片集成时,高速器件区域采用薄顶层硅,因此需要在SOI晶片上采用不同厚度的顶层硅单片集成AWG和高速器件。为使硅光子AWG具有实际应用价值,与标准光纤的耦合问题也需要得到解决。目前使用最普遍的耦合器是垂直光栅耦合器^[38],但此耦合器的性能大大限制了其在波分复用器中的使用,如低耦合效率、敏感的偏振特性、窄波长响应宽度等;一个有效的耦合是基于悬空结构的边耦合器^[39-41],此耦合器具有非常优异的光学特性,但目前此结构在可靠性和封装工艺方面有不小的难度,需要进一步研究解决。

单个硅光子AWG器件各方面性能日趋完善,在目前光通信日益发展的大环境中,将各个硅光子器件模块化构建具有某一功能的光系统,实现硅基光子集成势在必行^[42-44]。单片硅光子AWG集成在波分复用系统中表现良好,而且该器件在混合硅光子集成中也有重要应用。例如,发光模块中使用键合技术制备硅基III-V AWG激光器,接收模块中氮化硅AWG与硅锗探测器构成了单片集成接收机^[45]。当然,硅光子AWG器件不仅应用于光通信系统,基于AWG器件的硅光子传感器由于体积小、响应快等优势在化学、生物等研究领域也有应用^[46]。硅光子AWG研究应朝着低损耗、高效率的光电集成发展,而多领域的应用将促进该器件的研究和商用化。

4 结束语

系统总结和分析了硅光子AWG的发展和优化措施。由于硅光子器件的制备技术与CMOS技术兼容,随着制备工艺和结构设计的日趋完善,器件的制作成本将会大幅降低,单个硅光子AWG器件有望实现物理兼容。目前,硅光子AWG器件也能和硅基电子器件一样实现单片集成,下一步将与多种材料混合集成,缩小与硅基电子器件间工艺的差距,实现光电集成,提高器件传输信息的速率,使光通信系统实现微小化、集成化,为人们的通信带来更大的便利。