嵌入式可编程门阵列核 (eFPGA)在定制过程中的每一次迭代，都需要在新生成的布线资源图(RRG)上进行布线，进而完成该次迭代对面积 /时序等参数的评估。传统的 eFPGA RRG建图方法，在每次评估迭代时都需要 重新生成全芯片的结构描述并在其基础上建立布线边和布线点，建图问题复杂度随芯片规模线性增大，很容易达到性能瓶颈。为了应对上述挑战，首先针对复用单元类型建立其 RRG模型以及互连关系模型，然后采用一种根 据资源排布关系，以动态拼接方式即时生成不同待评估阵列规模 RRG的方法。实验证明，其相较于传统方法，在复用单元类型库不变的 eFPGA评估过程中，依赖更小且近乎不变的数据库，建图总时间降低了约 84%，内存峰 值占用平均降低了约64%，从而提高了 eFPGA的评估效率。