在先进工艺下,VLSI布线产生设计规则违例(DRC)的原因十分复杂,这使得全局布线的拥塞度不再能准确地反映DRC的分布。针对这个问题,提出了一种基于深度学习的预测布线违例分布的方法。该方法只使用布局阶段的引脚、线网和宏模块等版图信息作为特征和CSMOTE算法平衡数据集,无需进行全局布线,然后使用卷积神经网络对数据进行训练,最后用训练模型预测M2 short和cut group space布线违例的分布。该方法在一个采用先进工艺的真实工业设计上进行了测试。结果显示,该方法预测M2 short的准确率为93.4%,F1值为0.78; 预测cut group space的准确率为92.5%,F1值为0.78。

硅转接板是3D IC中实现高密度集成的关键模块，获取其技术参数对微系统的设计至关重要。以实际研制的一种2.5D硅转接板为研究对象，对大马士革铜布线(Cu-RDL)、硅通孔(TSV)关键电参数的测试结构与测试方法进行了研究，并对TSV电参数测试结构的寄生电容进行了分析。研究结果表明，研制的2.5D硅转接板中10 μm×80 μm TSV的单孔电阻为26 mΩ，1.7 μm厚度的Cu-RDL的方块电阻为9.4 mΩ/□，测试结果与理论计算值相吻合。本研究工作为2.5D/3D集成工艺的研发和建模提供了基础技术支撑。

滤波组件作为当代通信系统中不可或缺的重要部分, 高性能、高集成、低损耗是未来的发展方向。该文针对在小体积多通道声表滤波组件设计中如何减少系统受到电磁干扰的核心问题, 采用了抗干扰设计, 并重点研究了射频（RF）电路中多层电路板的布局和布线。通过实验验证了其各通道性能指标均能有效地正常工作,且各通道间无相互串扰的现象, 解决了电磁干扰的问题, 从而提高电磁兼容性, 实现了小体积多通道声表滤波组件正常工作。

以某型转台线束布设为研究对象, 提出了基于UG NX11/Routing Electrical模块的转台三维布线工艺设计技术。通过分析转台布线特点, 设计三维布线流程, 分解设计输入数据, 制定三维布线设计原则, 规划布线路径, 调用接线关系表和设备关系表, 最终实现转台的三维布线。解决了目前布线设计滞后、布线精准度差等问题, 从而提高布线的效率和质量。

嵌入式可编程门阵列核 (eFPGA)在定制过程中的每一次迭代，都需要在新生成的布线资源图(RRG)上进行布线，进而完成该次迭代对面积 /时序等参数的评估。传统的 eFPGA RRG建图方法，在每次评估迭代时都需要 重新生成全芯片的结构描述并在其基础上建立布线边和布线点，建图问题复杂度随芯片规模线性增大，很容易达到性能瓶颈。为了应对上述挑战，首先针对复用单元类型建立其 RRG模型以及互连关系模型，然后采用一种根 据资源排布关系，以动态拼接方式即时生成不同待评估阵列规模 RRG的方法。实验证明，其相较于传统方法，在复用单元类型库不变的 eFPGA评估过程中，依赖更小且近乎不变的数据库，建图总时间降低了约 84%，内存峰 值占用平均降低了约64%，从而提高了 eFPGA的评估效率。

随着信号频率以及芯片集成密度的持续增长, 三维集成系统内部面临严重的耦合噪声问题。针对三维集成技术中广泛使用的硅通孔(TSV)和水平重布线层(RDL)构成的三维互连结构, 提出了一种基于分段传输线(STL)的三维互连结构优化设计方案。通过将三维互连结构传输线按STL模式划分为数个传输线片段生成复数反射波, 并运用基因算法(GA)筛选片段特征信息, 从而优化反射波叠加效果, 实现对传输过程中产生的信号损失进行补偿。仿真结果表明, 该方法可以有效改善三维互连结构中由于耦合噪声造成的信号反射问题, 提升系统传输性能。

随着现场可编程门阵列(FPGA)器件尺寸不断增大, 计算机辅助设计(CAD)工具运行时间成为突出的问题。布线是FPGA的CAD流程中最为耗时的一个阶段, 一种能有效缩短布线时间的方法就是并行布线。本文提出一种减少FPGA时序驱动布线算法运行时间的多线程方法。该算法首先将信号按照线网的扇出数量进行排序, 再将排序后的线网均匀分配到各个线程中, 最后并发执行所有的线程。在布线质量没有受到显著影响的前提下, 即线长增加2.58%, 关键路径延时增加1.78%的情况下, 相对于传统通用布局布线工具(VPR)时序驱动布线算法8线程下的加速比为2.46。

对飞秒激光诱导银纳米布线的加工精度进行研究,并将其应用于微纳器件的加工领域。对飞秒激光与银离子前驱体溶液的相互作用进行了实验, 通过对飞秒激光功率、曝光时间、前驱体溶液中表面活性剂种类以及浓度的调控, 利用扫描电子显微镜对布线结构进行表征, 得到140 nm宽的银纳米线。利用飞秒激光制备出一组银微纳图案和微型催化反应器。该研究为银微纳结构图案制备以及复杂衬底上金属功能器件集成提供了新的技术。

为了实现氧化物薄膜晶体管(TFT)的低电阻布线,采用Cu作为氧化物TFT的源漏电极。通过优化成膜工艺制备了电阻率低至2.0 μΩ·cm的Cu膜,分析了Cu膜的晶体结构、粘附性及其与a-IZO薄膜的界面,制备了以a-IZO为有源层和Cu膜的粘附层的TFT器件。结果表明: 所制备的Cu膜呈多晶结构; 引入a-IZO粘附层增强了Cu膜与衬底的粘附性; 同时,Cu在a-IZO中的扩散得到了抑制。所制备的TFT的迁移率、亚阈值摆幅和阈值电压分别为12.9 cm2/(V·s)、0.28 V/dec和-0.6 V。

为解决高速光收发模块中PCB差分布线由于过孔引起的不匹配及信号完整性问题, 首先利用HFSS、Hyperlynx等软件对差分过孔进行了建模研究和分析。在此基础上提出了通过差分补偿和增加接地过孔的方法, 可以实现差分线匹配, 从而改善信号完整性。随后, 通过HFSS仿真分别对两种方法在传输损耗和反射上的表现进行了验证, 并分析、比较了两种方法的特点。最后, 进行了2.5G光模块测试, 测试结果证明了改进方法的有效性。