1　引言

随着自动驾驶技术的进步以及自主性水平的提高，车辆需要性能强大的传感器覆盖，激光雷达受到研究学者的广泛关注^［1］。激光雷达是一种可以扫描周围环境并生成三维图像的传感器，是传统雷达技术与现代激光技术相结合的产物。激光雷达的工作原理是向目标发射探测信号（激光束），然后将接收到的从目标反射回来的信号（目标回波）与发射信号进行比较^［2］，获得目标的有关信息，如目标距离、方位、高度、速度等参数，从而对目标进行探测、识别和跟踪。激光雷达具有体积小、分辨率高、抗干扰能力强、低空探测性能好等特点，广泛应用于**^［3］、测绘^［4］、自动驾驶^［5-7］、安防监控^［8］等各个领域。

自动驾驶对环境感知传感器提出了严苛的要求：要实现远距离探测（一般需求是大于150 m^［9］）、高的测距精度，并具有较强的抗干扰能力。常用的车载激光雷达测距方法主要有飞行时间（TOF）方法和调频连续波（FMCW）方法^［10］。其中，TOF法通过直接计算发射及接收光脉冲的时间差测量被测目标的距离^［11］，该方法原理简单、容易实现，是目前最常用的测距方法^［12］。但是TOF法也有一些局限性，例如抗干扰能力弱以及存在潜在的人眼安全问题等。FMCW法通过测量发射光波与返回光波的频率变化解调出被测目标的距离及速度^［13］，具有测距范围广、距离分辨率高、抗干扰能力强等优点^［14］。但是，FMCW激光雷达需要高线性度、大带宽的线性调频激光光源，而目前该技术仍不成熟，导致FMCW激光雷达稳定性差、成本高，仍不能应用于自动驾驶。

针对上述问题，我们提出了相位调制连续波（PhMCW）测距方法，通过时变的光学相位解调距离信息^［15］。PhMCW方法最关键的技术是测量中频（IF）信号的脉冲宽度，从而获得光飞行时间。时间数字转换器（TDC）是一种用来测量时间间隔（即脉冲宽度）的电路，适用于PhMCW激光雷达的飞行时间测量。高精度的TDC模块对时间间隔测量的范围与精度从本质上决定了PhMCW激光雷达的测距范围与精度。因此，为了进一步实现高精度的自动驾驶PhMCW激光雷达，研制高精度TDC模块有着重要意义。

目前，TDC的设计主要基于专用集成电路（ASIC）和现场可编程门阵列（FPGA）实现。ASIC芯片的设计成本昂贵，开发周期长，而且不利于系统的升级和更新，而FPGA有着运行速度快、可编程、开发周期短、灵活性强等优势^［16］。因此，使用FPGA芯片实现TDC可以降低开发成本，并缩短开发周期。随着半导体工艺的制程和封装工艺不断提高，FPGA芯片可以提供更精确的延迟、更高的工作频率和更高的TDC分辨率。

国内外对基于FPGA的TDC设计做了大量研究工作。2011年，Wang等^［17］使用手动布线的方法，在FPGA中构建了游标延迟链TDC，该TDC的测量分辨率和测量精度分别达到了58 ps和38 ps，但是其时间测量范围为6 ns，对应的测距范围仅为0.9 m，无法满足自动驾驶需求，并且设计复杂、对重合检测电路要求高。2016年，华中师范大学的黄宏红^［18］基于FPGA内部快速进位链来实现时间间隔测量，对构成快速进位链的相关逻辑模块进行了研究，通过ISE中的设计工具Plan AHread及FPGA Editor对一些重要信号传输路径做出了相关调整，减小了时间的测量误差，实现了120 ps的测量精度以及700 ns的时间测量范围，最终可实现的理论测量距离为105 m。由于自动驾驶需要实现紧急制动辅助和自适应巡航控制功能，一般要求雷达探测范围大于150 m^［9］，故105 m的探测距离仍无法满足要求。2017年，王磊等^［19］设计了一种改进的计数型TDC结构，利用延迟相位技术，产生多个同频率、同间隔相位的时钟对一条时间间隔进行测量，在Altera Cyclone IV芯片上实现了理论值为200 ps的测量误差和200 ps的测量分辨率，但是其并没有在实际的激光雷达系统中进行测试。2021年，Szplet等^［20］提出了一种新型的TDC设计思想，该设计基于两级时间内插技术，其中第一级和第二级分别使用游标延迟线和单抽头延迟线，最终在Xilinx Virtex-7系列FPGA上实现了13 ps的高分辨率，但是其时间测量量程最大为3.4 ns，对应的测距范围为51 cm，显然难以满足车载激光雷达的测距需求。

上述基于FPGA的TDC设计方法虽各有优势，但一般测量范围很小，通常只有几十纳秒，最多只能实现数米的探测距离。此外，在实现大测量范围时系统设计变得复杂，需要大量片上资源，难以集成。故上述TDC设计方法无法应用于自动驾驶领域。我们采用基于严格计数链法的改进计数法，旨在研制大范围高精度的TDC芯片用于测量飞行时间，以支持高性能PhMCW激光雷达的研发工作。

本文使用Xilinx公司的Artix-7系列FPGA芯片，使用片内的CARRY4进位链作为基础延迟单元，设计了一种TDC芯片测量脉冲宽度（即飞行时间），并进行了实际测试，实现了1.24 μs的时间测量范围和优于133.62 ps的测量精度，对应理论最大测量距离为186 m，测距精度为20.04 mm，能够满足自动驾驶对远距离、高精度探测的需求，为PhMCW激光雷达提供硬件支持。

2　相位调制连续波测距技术

光是工作在光频率下的电磁场。传统的激光雷达测距方法如TOF和FMCW，分别通过幅度和频率调制获得测距结果，而光相位通常是恒定的。然而，时变的光学相位也可以解调时序信息。PhMCW测距方法的原理如图1所示，激光相位φTt采用矩形波调制，

式中：φ0为初始光相位；∆φ为调制深度；n为整数；T为相位调制周期。

图 1. 相位调制连续波测距激光雷达的原理示意图。插图：（a）测距系统；（b）中频信号

Fig. 1. Schematic of working mechanism of PhMCW ranging lidar. Insets: (a) Lidar system; (b) IF signal

下载图片 查看所有图片

调制激光的一部分被耦合作为本地振荡（LO），其余部分被传输到自由空间（TX）。TX信号经目标反向散射后被接收器收集，接收信号（RX）相比于TX存在一定的相位延时，但是其为恒定值，对IF信号的脉宽没有影响。RX和LO在光域中混合后经平衡探测器探测，得到IF信号，IF信号可表示为

IF信号在时域上是一系列脉冲，并且脉冲宽度等于光波的飞行时间τ。因此，我们可以通过测量IF信号的脉冲宽度来获得距离信息d=τ×c/2，其中c是光速。

由上述原理可知，我们所提出的PhMCW方法最关键的问题是测量IF信号的脉冲宽度，从而获得光飞行时间，并以此求出目标距离。测量脉冲宽度时，计时器的选择十分重要。计时器位数偏小，则容易溢出，导致时间测量范围小，从而限制激光雷达的探测范围；计时器精度不够，则测量的时间偏差较大，影响激光雷达的测距准度和精度。TDC用来测量时间间隔（即脉冲宽度），具有灵活性高、可靠性强、速度快和成本低等优点，适用于PhMCW激光雷达的飞行时间测量。

3　时间数字转换器设计方法

TDC是一种用来测量时间的电路，它将连续的时间信号转换为数字信号，从而实现时间测量的数字化^［21］。激光雷达通过时间间隔测量完成距离测量，从根本上说，TDC对时间间隔的测量范围与精度决定了激光雷达测量的范围与精度。

3.1　TDC测量原理比较

TDC测量原理方法各异，不同测量原理都有各自的特点。常用的几种TDC测量原理的特点如下。1）抽头延迟链：精度较高，设计简单，测量范围较小，易受温度等影响。2）差分延迟链：精度高，测量范围小，延迟一致性难以保证。3）游标法：精度高，设计复杂，对重合检测电路要求高。4）脉冲收缩法：精度高，难以集成，易受非线性因素影响。这几种测量方法都可以得到比较高的测量精度，但除了抽头延迟链，其余设计都比较复杂，而且在实现大测量范围时更是会使系统设计变得极其复杂，需要大量片上资源，难以实现，最终导致无法在激光雷达测距系统中进行实际应用。严格计数链在这方面具有一定优势，将在下文详细介绍。

3.2　严格计数链法

严格计数链法的原理在于构建一条均匀、延迟等于时钟周期的延迟链，首先将被测的Start信号与Stop信号转换为一段高电平的闸门信号，被测闸门信号经过多级延迟单元后分别输出生成多组均匀延迟的信号，最后使用同一参考时钟下的计数器对多组均匀延迟的信号进行计数处理。严格计数链的结构与测量原理时序如图2和图3所示。

图 2. 严格计数链结构原理示意图

Fig. 2. Schematic of working mechanism of strict counting chain structure

下载图片 查看所有图片

图 3. 严格计数链计数器原理示意图

Fig. 3. Schematic of working mechanism of strict counting chain counter

下载图片 查看所有图片

设N_i为第i个闸门信号对应的计数器数值，将n个计数器数值求平均值并除以时钟频率f后可计算出闸门信号具体时间T，表达式为T=1n∑i=0n-1Nif。

由图3可知，若被测信号长度为X.Y个时钟周期，n个计数器的数值为X或X+1，求平均值后则会趋近于X.Y。延迟单元的延迟参数越小，则精度越高。严格计数链法在保证比较高的测量精度的前提下，仅增加第一级计数器位数即可增大时间测量范围，故增加比较少的资源使用量就可以提高测量范围，这是它的一个显著优势。

3.3　FPGA选择与延迟单元构建

本实验使用Xilinx公司Artix-7系列FPGA芯片，其内部配置有专门的时钟管理模块，为功能设计提供高性能的时钟产生与控制。

在Xilinx FPGA中，每个可配置逻辑块（CLB）包含2个Slice。每个Slice由查找表、寄存器、进位链和多个多数选择器构成。一个CARRY4进位链由上到下有四个输出，若将多个CARRY4进位链级联，每一个进位输出（CO）便会间隔一定的延时，而这个延时便是信号在走线和位选择器的逻辑延时，可以看成相等，故可选择CARRY4进位链作为延迟单元。并且Artix-7系列FPGA芯片具有128 Mbit的FLASH内存，将工程文件烧写进去，FPGA上电后即可实现自动配置。

3.4　TDC模块设计

TDC模块用来测量飞行时间，即测量从激光器发出激光脉冲的时刻到光电探测器接收到回波信号的时刻之间的时间长度，由该时间长度可推导得到激光器到被测目标的距离。TDC模块设计完成后的结构如图4所示，主要包含时钟模块、严格计数链模块和数据传输模块，其中数据传输模块又由先进先出（FIFO）模块及其读写控制模块和以太网模块组成，后者使用FPGA开发板自带的KSZ9031RNX以太网PHY芯片。时钟模块负责给各个模块提供时钟，保障整个系统在同源时钟下正常运行。严格计数链模块中构建了所需的延迟链以及计算模块，完成对时间间隔的测量。FIFO模块负责数据的存储，其读写控制模块控制测量结果数据由严格计数链模块写入和由以太网模块传输给上位机。以太网模块则实现了千兆级（1 Gbit/s级）的传输速率，保证数据高速无误地传输给上位机。

图 4. TDC模块设计原理图

Fig. 4. Schematic of TDC module design principle

下载图片 查看所有图片

3.4.1　延迟链设计与时钟选择

严格计数链法需要构建一条均匀、延迟等于时钟周期的延迟链。Artix-7系列FPGA中CARRY4进位链的延迟均为98 ps，实现了严格计数链需要的固定延迟的延迟单元。其中98 ps是整个CARRY4进位链的延迟，实际4个输出间延迟理论上为整体延迟的1/4，即24.5 ps。选择以50个CARRY4进位链（200个延迟单元）构建延迟链，以205 MHz时钟作为计数器测量时钟。其中时钟由FPGA开发板上的200 MHz晶振产生输入，使用Vivado中时钟IP核心产生205 MHz和125 MHz的时钟，并经过BUFG资源将125 MHz的时钟在FIFO模块和以太网模块中使用。

3.4.2　信号输入与计算模块

信号由FPGA开发板扩展板的2.54 mm标准间距的40针扩展口输入，并通过BUFR模块后输出，利用时钟网络输入到延迟链中。

根据延迟链设计共产生200个均匀延迟的被测信号，故需设计200个计数器分别对延迟信号计数。由3.2节严格计数链原理可知，每个计数器的数值最多相差±1。为节省FPGA内部资源使用，首个计数器选择8位二进制计数器，后续计数器只需选择2位二进制计数器，对应计数结果由首个计数器的高6位和后续计数器的2位拼接即可。其中TDC的时间测量范围由首个计数器位数决定，目前设计可以完成最大1.24 μs的时间测量范围，当需要扩大TDC测量范围时，只需提高第一个计数器的位数，便于优化调整。

3.4.3　数据存储与传输

通过FIFO的读写控制模块，根据读空信号、写满信号的状态变化，控制严格计数链模块的数据写入FIFO以及将FIFO中的数据传输给上位机。数据传输给上位机需利用FPGA开发板自带的KSZ9031RNX以太网PHY芯片，通过RGMII接口与FPGA进行数据通信，使用125 MHz传输时钟实现千兆级以太网传输。

4　TDC测试结果与分析

4.1　TDC测试系统

使用Tektronix公司的AFG3000系列任意波形函数发生器（AFG）产生不同长度的闸门信号作为待测信号，分别对脉宽范围6~1240 ns内的信号进行测试。待测信号的产生由FPGA输出的脉冲信号触发，保证待测信号产生周期与TDC测量周期相符。TDC完成对被测信号的测量后，将测量结果通过网口传输给上位机。测试系统结构如图5所示。

图 5. TDC性能测试系统结构

Fig. 5. Schematic of TDC performance test system

下载图片 查看所有图片

4.2　性能分析

图6（a）为脉宽200 ns闸门信号的测量结果，图6（b）为脉宽1000 ns闸门信号的测量结果，每组包含16000个数据。脉宽测量结果均大于被测闸门信号，其中200 ns测量均值为200.69 ns，1000 ns测量均值为1000.76 ns。导致测量结果偏大的原因可能是任意波形函数发生器产生的信号存在一定的上升沿和下降沿宽度，FPGA判别0~1数字信号变化时导致其变宽。

图 6. 信号测试结果统计图。（a）200 ns信号测试结果；（b）1000 ns信号测试结果

Fig. 6. Measurement results of test signals. (a) 200 ns signal; (b) 1000 ns signal

下载图片 查看所有图片

脉宽为6~50 ns的小脉宽信号测试结果如图7（a）所示。将数据进行线性拟合，其调整R²值为0.99822，具有很高的线性度，验证了小脉宽信号范围内TDC功能的正确性。脉宽为100~1240 ns的闸门信号测试结果如图8（a）所示。将数据进行线性拟合，其调整R²值为1，具有极高的线性度，验证了1.24 μs的时间测量范围内TDC功能的正确性。测量数据的脉宽标准差（RMS）随脉宽的变化趋势如图7（b）和图8（b）所示，其中最佳测量精度为26.42 ps，对应的测距精度为3.96 mm，最低测量精度为133.62 ps，对应的最低测距精度为20.04 mm，仍然优于现有商用激光雷达50 mm的测距精度^［22］。且该TDC芯片的最大时间间隔测量范围为1.24 μs，对应的最大探测距离为186 m。若需要更大的测量范围，则增加第一级计数器位数即可。综上，TDC实验测试结果显示其能满足应用于汽车的激光雷达需求。

图 7. 信号测试结果分析（脉宽6~50 ns）。（a）不同脉宽测试结果；（b）标准差

Fig. 7. Analysis of measurement results (pulse width of 6‒50 ns). (a) Test results with different pulse widths; (b) RMS

下载图片 查看所有图片

图 8. 信号测试结果分析（100~1240 ns）。（a）不同脉宽测试结果；（b）标准差

Fig. 8. Analysis of measurement results (pulse width of 100‒1240 ns). (a) Test results with different pulse widths; (b) RMS

下载图片 查看所有图片

4.3　频谱分析

由上文对实验数据的分析可知，TDC测量精度随脉宽不同而存在一定程度的波动。为了进一步分析测量精度的相关因子，我们以200 ns脉宽测量数据为例在频域上对其进行分析和探讨。根据过采样原理，更长时间的采样可以获得更多的信息，并且可以降低频谱背景噪声。我们对200 ns脉宽过采样6组数据包，共包含96000个数据，对其进行频谱分析。为了使过采样的6个数据包旁瓣互相抵消，消去高频干扰和漏能，使时域信号更好地满足快速傅里叶变换（FFT）处理的周期性要求，先对数据进行汉宁窗函数处理。处理后的采样数据如图9（a）所示。

图 9. 信号测试结果频谱分析。（a）汉宁窗函数处理后的采样数据；（b）测量结果频谱图

Fig. 9. Spectrogram analysis of measurement results. (a) Sampled data after processing by Hanning window function; (b) spectrum of measurement results

下载图片 查看所有图片

理论上，受热噪声影响时TDC测量结果应该为高斯白噪声，其频谱在整个频域内为常数。但是，如图9（b）所示，对经窗函数处理后的数据进行FFT后，发现在1.7 kHz及其谐波附近存在信号峰，表明实验系统中的周期性信号影响了TDC的测量结果。考虑到该TDC实验系统中只有FPGA开关电源信号是周期性的，并且由数字电路理论知识可得，电源电压会影响闸门信号的传输速率，电压高时传输速率快，导致测量出来的闸门信号脉宽偏小，反之则相反。由此可以提出合理假设：TDC测试结果受到FPGA开关电源噪声的强烈影响，在此条件下TDC对时间的测量结果可以等效为对FPGA开关电源电压的采样。

为了验证上述假设，对FPGA的开关电源频率进行测试，如图10所示，实测开关电源频率为2.098 MHz。本实验TDC的采样频率为100 kHz，即f_s=100 kHz。由奈奎斯特采样定理，f_s大于等于信号最高频率的两倍时，才不会发生信号混叠，因此，f_s能采样到的信号最高频率为f_s/2，即50 kHz。由此可计算开关电源的开关频率将混叠为2 kHz（21×f_s-2.098 MHz）及其谐波，该结果与上文频谱分析得到的在1.7 kHz及其谐波附近出现信号峰较为吻合，从而验证了我们的假设，即TDC测量数据结果确实受开关电源噪声影响。

图 10. FPGA开关电源频率测试结果

Fig. 10. Test result of frequency of FPGA switching power supply

下载图片 查看所有图片

虽然FPGA是数字芯片，可以使用高效率、高噪声的开关电源供电，但是TDC芯片实质上是模拟芯片，对电源噪声极为敏感。因此，为了进一步提高TDC的测量精度，有必要选择低噪声的线性电源进行供电。

5　激光雷达测距结果与分析

上文通过TDC实验测试和结果分析，验证了TDC模块用来测量飞行时间的理论可行性。接下来把TDC芯片应用在实际的PhMCW激光雷达系统中进行演示。

5.1　PhMCW激光雷达测距系统

激光雷达系统原理框图如图11所示。光源是1550 nm窄线宽激光器，输出光功率经掺铒光纤放大器（EDFA）放大。FPGA产生脉冲信号触发AFG驱动相位调制器来调制光学相位。调制后的激光通过10∶90分束器分为LO和TX。然后，TX信号被准直并发射到自由空间中。接收到的RX信号被路由到2×2光耦合器，实现LO和RX信号混频。混合光信号由平衡光电探测器转换为IF信号。由于平衡探测器出来的IF信号只有几百毫伏，而FPGA开发板信号输入的标准电压是3.3 V，因此使用放大器模块对信号进行放大。TDC对被测信号进行测量后，将测量结果通过网口传输给上位机。待测目标是一块漫反射板，反射率为90%。实际距离通过商业激光测距仪测量。

图 11. 激光雷达系统原理框架图

Fig. 11. Schematic diagram of lidar system

下载图片 查看所有图片

5.2　结果与讨论

受实验室面积限制，选定待测目标为0.3~7 m处的漫反射板。首先用示波器直接读取平衡探测器输出的50个连续IF信号的脉冲宽度平均值，如图12（a）绿色点线所示，对其进行线性拟合后得到调整R²值为0.9996，拟合线性度很高，验证了PhMCW测距方法的有效性。

图 12. 激光雷达系统实验测试结果。（a）实验结果与距离的关系；（b）实验标准差与距离的关系

Fig. 12. Analysis of lidar system measurement results. (a) Experimental results versus distance; (b) RMS versus distance

下载图片 查看所有图片

然后用TDC测量不同距离处经放大器输出的IF信号，得到脉宽数据如图12（a）粉色点线所示。处理了不同距离处测量数据的标准差，结果如图12（b）所示，不同距离处标准差最大为1.92 ns，最小为0.44 ns，标准差均值为1.07 ns。相较于测量AFG发出的标准脉冲（如图7和图8所示），激光雷达系统中的计时标准差显著增大，原因是由于放大器模块导致电IF信号发生严重抖动。如图13所示，我们用示波器的快速采集模式采集了标准脉冲信号经放大器模块放大后的波形，信号发生了明显的畸变和抖动。信号畸变会导致时间测量的准度变差，信号抖动会导致时间测量结果的标准差增大，最终会对TDC脉宽测量结果产生很大的影响。图13所示波形为多个脉冲波形的叠加态，抖动峰-峰值代表多个波形叠加后的横向不重合抖动量。示波器显示经过放大后抖动峰-峰值约为6 ns，其标准差约为1 ns，与实验得到的1.07 ns符合，故可以验证放大器造成的抖动是TDC测量结果抖动的主要来源。

图 13. 标准脉冲信号经放大器模块放大后由示波器采集的波形

Fig. 13. Amplified standard pulsed signal captured by oscilloscope

下载图片 查看所有图片

根据以上分析可知，将所研制的TDC模块应用在PhMCW激光雷达中是可行的，但放大器模块的加入导致电IF信号发生明显的变形和抖动，最终对TDC脉宽测量的准确度和精度产生了很大的影响。未来我们将优化放大器模块的设计来解决该问题，从而实现高准度、高精度的激光雷达系统。

6　结论

本文针对PhMCW测距方法对高精度TDC的迫切需求，采用严格计数链法，基于Xilinx公司Artix-7系列FPGA开发板实现TDC模块设计，实现了1.24 μs的时间测量范围，理论精度为24.5 ps。通过计数模块设计，仅增加第一级计数器的位数即可扩大时间测量范围。利用信号源产生不同脉宽的被测信号进行实际测试，获得了最佳为26.42 ps的测量精度，对应测距精度为3.96 mm，最低测量精度为133.62 ps，对应的最低测距精度为20.04 mm，满足自动驾驶对远距离、高精度探测的需求。然而，将该TDC模块在实际的激光雷达系统中进行演示时，分析发现目前使用的商用放大器模块对测试结果产生了较大影响。后续拟通过优化放大器模块设计解决此问题，从而获得高精度、远距离的PhMCW激光雷达系统。