构建宽窄带隙同型异质结构的双层薄膜是提高透明导电薄膜光电性能的新思路。采用基于密度泛函的第一性原理，对本征和掺杂SnO2/SnSe2的电子结构、光学性质、载流子迁移率、电荷分布、能带排列进行计算。结果表明：本征和掺杂SnO2/SnSe2电子结构内部存在的电势差会使体系内部的电子向着界面处或SnSe2处转移，处于界面处的电子会在界面间隙内形成二维电子气并在界面处高速移动，从而提高了载流子的迁移率，而处于SnSe2处的电子由于没有杂质离子散射的影响迁移率也相应提高，4种不同掺杂类型异质结构的载流子迁移率分别为772.82、5 286.04、2 656.90 m2/(S·V)和17 724.60 m2/(S·V)，光学透过率在80%以上。

本文采用湿法刻蚀法将单层石墨烯(G)与掺氟二氧化锡(FTO)薄膜复合在一起, 采用拉曼(Raman)光谱、聚焦离子束(FIB)和透射电子显微镜(TEM)研究了G/FTO双层薄膜的结构、表面和界面形貌、元素分布等信息; 采用基于原子力显微镜(AFM)的开尔文探针力显微镜(KPFM)和导电原子力显微镜(C-AFM)研究了FTO薄膜和G/FTO双层薄膜的形貌、接触电势差(CPD)、功函数、接触势垒。结果表明, FTO薄膜和G/FTO双层薄膜的接触电势差分别为-0.474、-0.441 V, 两者功函数分别为5.329、5.296 eV。与FTO薄膜相比, G/FTO双层薄膜的迁移率由21.26 cm2·V-1·s-1增加到23.82 cm2·V-1·s-1。FTO薄膜和G/FTO双层薄膜相应的势垒高度分别(0.39±0.06) V和(0.33±0.05) V, G/FTO双层薄膜的势垒高度更小。

纳米压印工艺中的压印胶在固化后会发生聚合物的铰链，生成高分子聚合物，很难被一般有机溶剂清除，从而影响器件的性能。为有效去除压印残胶，提出一种利用多层掩模去除残胶的方法。 该方法首先在基片和压印胶之间沉积一层50 nm的二氧化硅作为硬掩模；接着用纳米压印工艺将光栅图形转移到压印胶上，再用干法刻蚀将光栅图形转移到基片上；最后，放入BOE (buffered oxide etchant)中漂洗数秒以去除残胶。文中总结了刻蚀底胶时间对光栅占空比的影响，对比了经过多层掩模去残胶和传统去残胶的方法处理后的光栅形貌。电镜图片结果显示，采用本文方法经过漂洗的光栅表面残胶去除干净，形貌良好，其周期约为240 nm，深度约为82 nm。实验表明，多层掩模去残胶的方法不仅能够有效地去除刻蚀残胶，同时能够避免光栅形貌的损坏。