1 中国科学院上海微系统与信息研究所太赫兹固态技术重点实验室, 上海 200050
2 中国科学院大学材料科学与光电工程中心, 北京 100049
3 江苏大学物理与电子工程学院, 江苏镇江 212013
提出一种基于电场驱动的 GaAs基微带超晶格高阶谐波产生的太赫兹倍频器, 利用平衡方程方法分析了倍频器在磁场下峰值功率输出和在参数空间(Edc,Eac)的分布情况。研究表明, 在 (Edc,Eac)的参数平面内, 磁场对二次和三次谐波功率的峰值影响不大, 但磁场会拓宽谐波输出功率的峰值区域, 提高在 (Edc,Eac)参数空间内输出峰值功率的概率。当 Eac确定时, 谐波发射功率峰值的位置会受到直流电场产生的布洛赫振荡频率 fB、交流电场产生的调制布洛赫振荡频率 fMB和磁场引起的回旋振荡频率 fc的影响而发生变化。研究表明, 基于半导体超晶格的太赫兹倍频器是很有应用潜力的太赫兹波发生器件。
超晶格 太赫兹 谐波 倍频器 semiconductor superlattice terahertz harmonics frequency multiplier 太赫兹科学与电子信息学报
2023, 21(4): 517
基于65 nm CMOS工艺设计了一种低功耗低成本十倍频电路。在1.2 V电源电压下, 电路功耗小于0.53 mW。提出了一种低复杂度的5段斜率-电阻相位插值方法, 通过对四路正交斜率信号进行电阻相位插值, 在8 MHz到24 MHz的输入频率范围内, 实现了可重构的十倍频电路。该电路结构简单, 仅包含正交方波信号发生器、斜坡信号发生器和提出的5段斜率-电阻相位插值器, 可用于低功耗、低成本的倍频场合, 且具有可接受的频率偏差。在输入频率为16 MHz, 输入功率为-2.0 dBm时, 电路输出功率为-12.9 dBm, 倍频效率为4.40%。
倍频器 斜率-电阻相位插值 低功耗 低复杂度 可重构 frequency multiplier slope-resistance phase interpolation low power low complexity reconfiguration
1 河北省产品质量监督检验研究院, 河北 石家庄 050000
2 电子科技大学, 四川 成都 610000
3 中国电子科技集团公司第十三研究所, 专用集成电路国家级重点实验室, 河北 石家庄 050000
针对太赫兹通信及成像等系统对高集成度射频收发链路的需求, 在自主研制的太赫兹肖特基二极管的基础上, 建立了器件的精确模型, 设计并制备出基于二极管的倍频/混频单片集成芯片, 解决了传统二极管装配难度大、一致性差的难题, 提高了器件的性能。成功研制出170 GHz、340 GHz倍频器和340 GHz混频器模块, 并且开发出集成化的340 GHz发射与接收链路。发射端一体化模块实现了342 GHz功率为22 mW的输出, 接收端一体化模块实现了330～350 GHz单边带变频损耗在10 dB上下。该模块的开发为未来太赫兹通信及成像技术的应用奠定基础。
半导体器件 太赫兹肖特基二极管 倍频器 混频器 收发链路 semiconductor device terahertz Schottky diode frequency multiplier mixer transceiver link
1 中国科学院国家空间科学中心微波遥感重点实验室，北京 100190
2 南京电子器件研究所微波毫米波单片集成和模块电路重点实验室，江苏 南京 210016
3 南京中电芯谷高频器件产业技术研究院有限公司，江苏 南京 210016
基于南京电子器件研究所砷化镓工艺线，自主完成了750~1 100 GHz全频带三倍频器以及中心频率为1 030 GHz的低损耗二次谐波混频器的研制。为了提升模块的性能，将传统的场路结合的设计方法进行了扩展，引入器件的参数优化，并建立起两者互为反馈的关系，从而达到整个设计过程的闭环。研制出的单片电路厚度为3 μm，并通过梁氏引线支撑悬置于腔体结构中。测试结果表明宽带倍频器在790~1 100 GHz频率范围内输出功率为-23~-11 dBm。以上述倍频源作为射频信号对二次谐波混频器进行测试，在1 020~1 044 GHz频率范围内变频损耗优于17.5 dB，在1 030 GHz处测得的最小变频损耗为14.5 dB。
太赫兹 单片电路 谐波混频器 宽带倍频 terahertz monolithic circuit subharmonic mixer broadband frequency multiplier
1 西安交通大学 电信学部, 西安 710049
2 西安交通大学 微电子学院, 西安 710049
采用0.13 μm SiGe BiCMOS工艺,设计并实现了一种应用于高速光通信的全集成注入锁定四倍频器芯片。该设计包括单端转差分放大器、注入锁定二倍频器(ILFD)以及分频器(Divider-by-2)。测试结果表明,该四倍频器的输出锁定范围达到了48~68 GHz,输出锁定在65 GHz时的谐波抑制比为36 dBc。芯片核心面积为0.36 mm2,在3.3 V供电电压下,核心功耗为247 mW。该设计可以满足下一代超高速光电互联芯片对高速时钟的应用需求。
注入锁定 倍频器 四倍频器 锁定范围 injection locking frequency multiplier quadrupler locking range
江苏大学 电气信息工程学院, 江苏 镇江 212013
针对传统三倍频器输出功率和匹配性能差的问题, 基于TSMC 0.18 μm CMOS工艺, 提出一种用滤波器作为匹配电路的三倍频器。该三倍频器输出匹配性能好、功率损耗小, 提高了三次谐波的输出功率。对晶体管静态特性进行分析, 进一步提升输出功率。流片后的实测结果表明, 在31.5~36 GHz输出频率范围内, 输入功率为0 dBm时, 最大输出功率为-6.2 dBm, 基波抑制比大于12.35 dBc, 二次谐波抑制比大于8.2 dBc。三倍频器的电源电压为1.8 V, 直流功耗为36.9 mW。核心电路面积为0.35 mm2。
倍频器 三倍频器 巴伦 frequency multiplier tripler Balun CMOS CMOS
