西安电子科技大学 微电子学院 宽禁带半导体国家重点实验室，西安 710071
随着电磁环境的日益复杂，保证集成电路（IC）的可靠性成为一个巨大的挑战。在此基础上，通过对CMOS反相器的仿真和实验研究，研究了快上升沿电磁脉冲（EMP）引起的陷阱辅助隧穿（TAT）效应。对此进行了详细的机理分析用于解释其物理损伤过程。EMP感应电场在氧化层中产生陷阱和泄漏电流，从而导致器件的输出退化和热失效。建立了退化和失效的理论模型，以描述输出退化及热积累对EMP特征的依赖性。温度分布函数由半导体中的热传导方程导出。基于TLP测试系统进行的相应实验证实了出现的性能退化，与机理分析一致。Sentaurus TCAD的仿真结果表明，EMP引起的损坏是由栅极氧化层中发生的TAT电流路径引起的，这也是器件的易烧坏位置。此外，还讨论了器件失效与脉冲上升沿的关系。本文的机理分析有助于加强其他半导体器件的EMP可靠性研究，可以对CMOS数字集成电路的EMP加固提出建议。
CMOS反相器 电磁脉冲 陷阱辅助隧穿 机理分析 CMOS inverter electromagnetic pulse trap-assisted tunneling mechanism analysis 强激光与粒子束
2022, 34(8): 083002
清华大学 电子工程系, 微波与数字通信技术国家重点实验室, 北京 100084
从基本半导体物理出发, 通过求解载流子连续性方程, 建立了能够定量描述引起CMOS反相器内部瞬态闩锁效应的微波脉冲功率阈值与脉冲宽度关系的解析理论模型。通过与仿真结果以及文献中实验数据的对比, 验证了该理论模型的正确性。该理论模型表明, 引起CMOS反相器内部瞬态闩锁效应的微波脉冲功率阈值首先随着脉冲宽度增加逐渐降低, 但是存在一个明显拐点区域, 当脉冲宽度超过该区域之后, 引起闩锁效应的功率阈值变化不甚明显。
微波脉冲 CMOS反相器 闩锁效应 脉冲宽度 microwave pulse CMOS inverter latch-up effect pulse width
清华大学 电子工程系, 微波与数字通信技术国家重点实验室, 北京 100084
利用自主开发的2维半导体器件-电路联合仿真器, 研究了CMOS反相器在1 MHz～20 GHz电磁干扰作用下的响应。仿真结果表明：低频电磁干扰通过控制CMOS反相器中MOS管的导通、截止影响CMOS反相器的正常工作；高频电磁干扰通过MOS管中的本征电容耦合到输出端, 干扰CMOS反相器的工作状态；CMOS反相器对于电磁干扰的敏感度随着干扰频率上升而不断降低。
CMOS反相器 器件物理模拟 电磁干扰 翻转 耦合 CMOS inverter device simulation electromagnetic interference flip coupling
