1 江南大学 物联网工程学院, 江苏 无锡 214122
2 中国电子科技集团公司 第五十八研究所, 江苏 无锡 214035
为了匹配实际应用中链路工作模式, 在深入理解JESD204B协议理论的基础上, 设计了一种通用的传输层电路, 采用三级映射结构实现发送端、接收端传输层的组帧、解帧功能, 建立Verilog编译模拟器(VCS)验证平台进行功能验证。仿真结果表明: 该电路能够按照设定的链路工作模式完成采样数据与帧格式数据间的转换, 实现组帧与解帧功能; 基于65 nm标准工艺库综合评估, 电路单通道时钟最高频率为1.25 GHz, 能够达到协议支持的最高传输速度12.5 Gb/s。
JESD204B协议 传输层 组帧 解帧 Verilog设计 JESD204B protocol, transport layer, framing, defra
中国工程物理研究院电子工程研究所, 四川绵阳 621999
针对存储转发系统数据随机性、不同接口之间时序异步的特点, 提出了不同于典型平台的事物级数据结构和参考模型设计, 构建基于 System Verilog语言的通用验证方法学 (UVM)的验证平台。验证结果表明, 此验证平台能够灵活控制随机约束和验证进程, 优化验证事务。该平台提高了验证的效率和验证平台的可重用性, 较好地满足了超大规模可编程逻辑器件验证需要。
UVM验证方法学 System Verilog语言 存储转发系统 异步系统 Universal Verification Methodology(UVM) System Verilog storage and retransmission system asynchronous system 太赫兹科学与电子信息学报
2017, 15(3): 450
国防科学技术大学 计算机学院,湖南 长沙 410073
通过对大型户外全彩LED显示屏的研究,基于FPGA设计了一种LED显示屏的控制系统。该系统主要工作基于Altera公司提供的DE1开发板上进行设计,在Quartus II的软件开发环境下,采用层次化设计,用Verilog HDL语言建立分频时钟模块、数据采集和重组模块、扫描驱动模块,最后连接成一个整体的系统模块,进行仿真和调试,完成FPGA控制系统的设计。通过SPI通信协议发送数据,完成了64×64的LED屏的图形显示,从而验证了LED大屏幕的设计方法。本方案实现的显示控制系统方法,满足目前LED大屏幕区域显示和高速处理图像数据的要求,具有稳定性高、设计灵活等特点。
现场可编程门阵列 发光二极管 Verilog硬件描述语言 扫描驱动 field programmable gate array light emitting diode (LED) Verilog hardware description language scan driver
安康学院 电子与信息工程系，陕西 安康 725000
直接数字频率合成(DDS)广泛应用于电信与电子仪器领域，是实现设备全数字化的关键技术。基于Altera 的现场可编程门阵列(FPGA)核心板DE0-Nano，结合高性能的THS5615A 数模转换芯片，完成了DDS 的硬件设计与实现。实测结果表明，对于频率范围在0.1 Hz~7.3 MHz 的正弦信号，输出信号的频率精确度优于0.5%，移相范围0°~360°，移相误差约为0.5°，且相位以1°任意步进，具有电路简单，输出波形调整灵活以及性价比高等特点。
直接数字频率合成 现场可编程门阵列 信号发生器 Verilog HDL 语言 Direct Digital frequency Synthesis Field Programmable Gate Array signal generator Verilog HDL 太赫兹科学与电子信息学报
2015, 13(3): 520
1 武汉邮电科学研究院, 武汉 430074
2 光纤通信技术和网络国家重点实验室, 武汉 430074
为了评估光收发模块I2C通信的鲁棒性, 设计了I2C总线极限测试控制器。根据I2C通信协议, 设计超出极限一定范围的参数, 在CPLD(复杂可编程逻辑器件)上通过Verilog HDL设计该控制器, 主要实现频率测试和线路特性测试两大类功能, 通过软件仿真和硬件实现验证了设计的正确性。该控制器也可以实现对其他种类I2C从器件的测试, 只需更改设备地址、偏移地址等相关参数即可。
I2C总线 极限测试 Verilog硬件描述语言 复杂可编程逻辑器件 I2C bus limit test Verilog HDL CPLD
天马微电子股份有限公司 研发中心,广东 深圳 518118
为了实现基于FPGA的具有Mini-LVDS接口的TFT-LCD时序控制器, 对TFT-LCD的时序控制器、Mini-LVDS技术的数据排列方式和FPGA的功能进行了研究。通过对Mini-LVDS的数据排列方式的研究, 提出了独特的数据处理方法。利用FPGA内嵌的SRAM, 设计了一种并行转串行的转换器, 把一行的数据分成前半部分和后半部分并同时向外输出; 利用D触发器、延时的方法实现了相邻二点的数据串并转换; 综合利用移位寄存器、串行加法器和DDR技术, 设计了一种8∶1的并串转换电路, 实现了子像素内数据的并串转换。利用Xilinx公司的FPGA的输出宏单元, 设计了把CMOS逻辑电平信号转换为Mini-LVDS逻辑电平信号的数据发送器。利用Xilinx公司的FPGA的时钟宏单元块, 探讨并解决了多时钟的问题。通过研究Mini-LVDS和时序控制器的特性, 提出了复位信号的产生方法和相对应的数据处理方法。利用此方法设计出的具有Mini-LVDS接口的时序控制器已应用于本公司的分辨率为1 280×1 024的产品中, 数据的传输频率达108 MHz, 颜色深度为24 bit。这个产品的显示画面清晰, 过渡自然。利用此方法设计的TFT-LCD的时序控制器基本符合稳定可靠、抗干扰能力强等要求。
时序控制器 T-CON Mini-LVDS Mini-LVDS FPGA FPGA Verilog HDL Verilog HDL
天马微电子股份有限公司 研发中心,广东 深圳518118
利用输入宏单元块设计了LVDS信号转换为CMOS信号的LVDS信号接收器。分析了终端电阻的作用, 说明了两种终端电阻使用方法, 并重点分析了FPGA内嵌电阻的原理和使用方法。利用DDR技术, 研究了3.5倍频的时钟处理7倍频数据的方法, 降低了数据的频率；利用数据缓冲器, 设计了一种串并转换器。分析了数据对齐的方法和OpenLDI支持的两种信号映射格式；利用数据分配器, 通过不同的选择, 输出符合两种标准的数据映射格式的数据。结合Xilinx公司的FPGA的时钟处理宏单元块的特点, 研究了时钟恢复的方法。利用了周期约束、特定约束、区域约束等约束方法提高程序的可靠性。为了提高整体电路板信号的完整性和降低PCB布局的复杂性, 研究了LVDS倒相的方法。
开放式LVDS显示接口 openLDI LVDS LVDS FPGA FPGA Verilog HDL verilog HDL
深圳大学 电子科学与技术学院, 深圳市微纳光子信息技术重点实验室, 深圳 518060
BT.656格式数字视频流是一种广泛应用的视频流。然而, 显示设备(如LCD液晶显示器、大面阵LED显示屏以及部分微投影器件)仅能直接显示RGB色彩空间的视频信号。BT.656视频流转为RGB视频流要进行解交织、隔行到逐行、色空间转换等处理。文章介绍了BT.656数字视频格式协议, 着重阐述了在现场可编程门阵列平台上处理成24位RGB色空间逐行视频的实现方式。利用Verilog-HDL语言进行电路描述, 在单片多端口SDRAM时序控制器进行视频数据的储存, 并完成后续处理, 视频系统在自主研制的微投影系统上进行了验证, 实现了24位真彩色852×480、30帧每秒实时处理和传输。文章实现的方案稳定可靠、便于移植、开发周期短, 硬件开销小, 色空间转换中避免了繁琐的浮点运算, 仅占用1 783个逻辑单元。
视频处理 现场可编程门阵列 微投影 video processing field programmable gate array micro-projector ADV7181 ADV7181 verilog hardware hardware description language Verilog-HDL
西北工业大学 陕西省微／纳米系统重点实验室，陕西 西安710072
为提高微机电系统(MEMS)中光学系统整体仿真的准确性和效率,解决光学组件系统级建模存在的问题，提出了一种光学组件系统级建模方法，该方法可同时支持与MEMS系统级机械组件和电路组件共同仿真。首先，介绍了多端口组件网络方法、高斯光束特点和空间坐标系变换理论。接着，以微平面镜为例，介绍了光学组件系统级建模方法的流程。最后，采用Verilog-A硬件描述语言建立了包含多个典型光学组件的系统级光学库。使用该库的光学组件在MEMS集成设计工具MEMS Garden中搭建微扫描系统进行了仿真与测试。与商业软件CoventorWare的分析结果相比，提出的建模方法解决了扫描盲区问题，且非差分电压分析的误差小于3%。结果显示，本文提出的建模方法精确有效，对MEMS的系统级设计有参考价值。
微机电系统(MEMS) 光学组件 建模 Verilog-A硬件描述语言 Micro-electro-mechanical Systems(MEMS) optical component modeling Verilog-A
中国科学院 长春光学精密机械与物理研究所，吉林 长春 130033
基于FPGA研究了液晶显示的驱动方法，参照液晶显示的逻辑和时序标准设计了可选择分辨率的通用液晶驱动，用Verilog硬件描述语言编写了通用液晶显示驱动控制器，可以实现不同分辨率的清晰动态显示，在不需要修改核心代码的情况下，普遍适用于多种分辨率图像切换显示。经实验验证，该通用液晶显示控制器占用资源少，能够满足液晶显示时序控制的要求；通用性好，可移植性强，在系统外扩高速存储设备后即可作为嵌入式系统的一部分驱动标准高分辨率液晶显示器。
液晶显示 LCD 控制器 liquid crystal display FPGA FPGA Verilog-HDL Verilog-HDL LCD controller
