为了解决串行收发机在强信道衰减下误码过高的问题, 采用Duo-binary PAM4编码技术设计了一款低功耗的112 Gibit/s SerDes发射机。通过采用Duo-binary PAM4编码技术, 解决了高速PAM4(Pulse Amplitude Modulation-4)信号衰减过大的问题; 采用CMOS的1/4速架构的4∶1合路器, 降低了发射机的系统功耗; 采用阻抗校准电路, 提高了Duo-binary PAM4 发射机的线性度。该发射机采用CMOS 28 nm工艺设计, 0.9 V电压供电。仿真结果表明: 该发射机在20.9 dB强信道衰减下, 可以工作在112 Gibit/s, 功耗为1.9 pJ/bit, 且线性度达到88.3%。

随着数据传输的速率不断提高, 信道对数据的损耗愈发严重, 采用传统的连续时间线性均衡器(CTLE)对信号的均衡补偿已无法抵消信道对信号的严重衰减。为了更好地补偿衰减, 对传统的CTLE均衡器做了进一步的改进, 提出了基于负电容的新型CTLE。在传统的CTLE基础上, 使用两个交叉耦合的MOS管构成负电容, 将其叠加在传统一级 CTLE 的输出端, 形成二级结构, 可以增加高频增益和实现更大的带宽, 以便更好地补偿信道的衰减。仿真结果显示, 在25 Gibit/s的数据传输速率下, 负电容结构的均衡器具有良好的补偿能力, 经过均衡后, 眼图的水平张开度达到了0.9个码元间隔(UI)以上, 采用负电容结构的新型CTLE, 对于提升整体传输数据速率具有重要意义。