在由FPGA超前进位单元级联构成的抽头延时链中, 非线性通常较差, 是TDC测量系统需要解决的重要问题之一。为了解决该问题, 文章在已有的抽头采样序列(“SCSC”)基础上, 提出了“混合”抽头采样序列的方法, 显著改善了延时单元的非均匀性。所搭建的TDC包含了抽头延时链、采样逻辑电路、编码逻辑电路、码密度校准等模块, 并在Xilinx Kintex-7系列芯片上进行验证。测试结果表明, 提出的方法相较于“SCSC”序列下的微分非线性降低了32.0%, 积分非线性降低了22.8%。通过进一步校准, 所实现的TDC分辨率(LSB)为13.51 ps, 测量精度为19.17 ps, 微分非线性为［-0.45, 0.96］LSB, 积分非线性在［-3.27, 1.33］LSB之间。

在信息爆炸时代，信息的安全问题受到了广泛关注。在物联网设备的加密协议中，物理不可克隆函数(PUF)与真随机数发生器成为加密协议中基本的安全原语，提供了轻量级的解决方案。文章提出了一种熵源分离模型，能够分离环形振荡器中抖动(真随机数发生器的熵)和工艺偏差(PUF熵)引起的延时。基于该模型，在FPGA上设计了一种可重构的双工作模式电路，通过改变模式可分别生成PUF和真随机数。相较于FPGA上独立设计的PUF和真随机数发生器，该结构具有资源开销小、面积利用率高、功耗低等优势。实验结果表明，生成的PUF稳定性高、唯一性强、均匀性好；真随机数序列均通过了NIST测试，具有高随机性和不可预测性。

芯片老化引发的可靠性问题日益严重,会降低芯片性能,最终可能导致芯片失效。针对已有的芯片老化测量结构硬件开销大、影响关键路径时序等问题,提出了一种低开销的旁路重构振荡环的片上老化测量方案。实验结果表明,相比现有方案,该方案硬件开销降低了63.2%,在性能上平均提高了15.7%,并且老化在线测量误差较小,仅为2%。

机器学习用于集成电路硬件木马的检测可以有效提高检测率。无监督学习方法在特征选择上还存在不足,目前研究工作主要集中于有监督学习方法。文章引入环形振荡器木马的新特征,研究基于无监督机器学习的硬件木马检测方法。首先针对待测电路网表,提取每个节点的5维特征值,然后利用局部离群因子(LOF)算法计算各节点的LOF值,筛选出硬件木马节点。对Trust-HUB基准电路的仿真实验结果表明,该方法用于网表级电路硬件木马的检测,与现有基于无监督学习的检测方法相比,TPR(真阳性率)、P(精度)和F(度量)分别提升了16.19%、10.79%和15.56%。针对Trust-HUB基准电路的硬件木马检测的平均TPR、TNR和A,分别达到了58.61%、97.09%和95.60%。

随着大数据、云计算、物联网等技术的兴起，终端设备在硬件开销和供电方面面临巨大挑战，对于新型高效低功耗运算单元的需求日益迫切。针对运算单元功耗高的问题，提出了一种新型高效低功耗的近似Booth乘法器，可应用于图像处理、多媒体处理、模式识别等可容错应用领域。实验结果表明，与已有乘法器相比，所提出的近似Booth乘法器在功耗和延时方面分别降低了19.3%和28.6%，在面积方面节省了29.0%。同时，所提出的近似Booth乘法器的运算精度也具备一定的优势。最后，在高斯滤波的应用中验证了所提出的近似Booth乘法器的实用性。

物理不可克隆函数(PUF)作为一种可有效地应对硬件安全问题的电路结构, 在近些年得到了广泛的关注。环形振荡器(RO) PUF由于不需要完全对称的布线方式, 因此被认为是最理想的PUF结构之一。现有的RO PUF设计愈加复杂且需要“硬宏”来固定电路, 这导致PUF的移植性很差。文章利用FPGA中固有的进位逻辑资源实现RO PUF, 通过将3个进位逻辑中的11个异或门级联, 经配置实现11阶振荡环, 有效解决了可移植性问题, 避免了使用“硬宏”来固定电路。采用Xilinx Spartan-6, 对提出的结构进行实验。实验结果表明, 设计的RO PUF实现了50.65%的均匀性、48.48%的唯一性和1.56%的误码率。该设计方法具有易于实现、资源占用形式单一、无需手动布局布线等特点。

随着物联网的快速发展, 智能终端设备在硬件资源和供电上受到较强限制, 迫切需要低功耗的新型运算单元。针对运算单元功耗高的问题, 提出了一种基于近似压缩器的低功耗近似乘法器, 用于图像处理、深度学习等可容错应用领域。实验结果表明, 相比于现有近似乘法器, 该近似乘法器降低了30.70%的功耗和26.50%的延迟, 节省了30.23%的芯片面积, 在功耗延迟积(PDP)和能量延迟积(EDP)方面均优化了43%以上。在计算精度方面同样具有一定优势。最后, 在图像滤波应用中验证了该近似乘法器的有效性。