西安电子科技大学 微电子学院 宽禁带半导体国家重点实验室，西安 710071
随着电磁环境的日益复杂，保证集成电路（IC）的可靠性成为一个巨大的挑战。在此基础上，通过对CMOS反相器的仿真和实验研究，研究了快上升沿电磁脉冲（EMP）引起的陷阱辅助隧穿（TAT）效应。对此进行了详细的机理分析用于解释其物理损伤过程。EMP感应电场在氧化层中产生陷阱和泄漏电流，从而导致器件的输出退化和热失效。建立了退化和失效的理论模型，以描述输出退化及热积累对EMP特征的依赖性。温度分布函数由半导体中的热传导方程导出。基于TLP测试系统进行的相应实验证实了出现的性能退化，与机理分析一致。Sentaurus TCAD的仿真结果表明，EMP引起的损坏是由栅极氧化层中发生的TAT电流路径引起的，这也是器件的易烧坏位置。此外，还讨论了器件失效与脉冲上升沿的关系。本文的机理分析有助于加强其他半导体器件的EMP可靠性研究，可以对CMOS数字集成电路的EMP加固提出建议。
CMOS反相器 电磁脉冲 陷阱辅助隧穿 机理分析 CMOS inverter electromagnetic pulse trap-assisted tunneling mechanism analysis 强激光与粒子束
2022, 34(8): 083002
物理不可克隆函数(PUF)作为一种可有效地应对硬件安全问题的电路结构, 在近些年得到了广泛的关注。环形振荡器(RO) PUF由于不需要完全对称的布线方式, 因此被认为是最理想的PUF结构之一。现有的RO PUF设计愈加复杂且需要“硬宏”来固定电路, 这导致PUF的移植性很差。文章利用FPGA中固有的进位逻辑资源实现RO PUF, 通过将3个进位逻辑中的11个异或门级联, 经配置实现11阶振荡环, 有效解决了可移植性问题, 避免了使用“硬宏”来固定电路。采用Xilinx Spartan-6, 对提出的结构进行实验。实验结果表明, 设计的RO PUF实现了50.65%的均匀性、48.48%的唯一性和1.56%的误码率。该设计方法具有易于实现、资源占用形式单一、无需手动布局布线等特点。
硬件安全 物理不可克隆函数 环形振荡器 进位逻辑 反相器 hardware security physical unclonable function ring oscillator carry logic inverter
1 杭州师范大学钱江学院,浙江杭州 310018
2 杭州师范大学信息科学与工程学院，浙江杭州 311121
基于阈算术代数系统理论，以和图为指导，分析施密特反相器的阈值可控开关，对三值电流型 CMOS施密特反相器进行设计。 Hspice仿真结果表明，该电路具有正确的逻辑功能和良好的瞬态特性，阈算术代数系统设 计得到进一步的完善，三值施密特反相器设计更加简单直观。
和图 电流型 CMOS电路 三值反相器 三值施密特反相器 HE map current -mode CMOS circuit ternary inverter ternary Schmitt inverter 太赫兹科学与电子信息学报
2020, 18(3): 545
清华大学 电子工程系, 微波与数字通信技术国家重点实验室, 北京 100084
从基本半导体物理出发, 通过求解载流子连续性方程, 建立了能够定量描述引起CMOS反相器内部瞬态闩锁效应的微波脉冲功率阈值与脉冲宽度关系的解析理论模型。通过与仿真结果以及文献中实验数据的对比, 验证了该理论模型的正确性。该理论模型表明, 引起CMOS反相器内部瞬态闩锁效应的微波脉冲功率阈值首先随着脉冲宽度增加逐渐降低, 但是存在一个明显拐点区域, 当脉冲宽度超过该区域之后, 引起闩锁效应的功率阈值变化不甚明显。
微波脉冲 CMOS反相器 闩锁效应 脉冲宽度 microwave pulse CMOS inverter latch-up effect pulse width
1 中国科学院微电子研究所 微波器件与集成电路研究室，北京 100029
2 西安电子科技大学 微电子学院，陕西 西安 710071
采用fT= 214 GHz, fmax= 193 GHz 的InGaAs/InP异质结双极型晶体管工艺，设计了一款基于时钟驱动型反相器的动态二分频器.该分频器工作频段为60~100 GHz,但由于测试系统上限频率的限制,只能测出62~83 GHz的工作范围.在-4.2 V和-5.2 V的单电源直流偏置下该分频器的功耗分别为596.4 mW、1060.8 mW.此分频器的成功制作对于工作在W波段锁相环的构建有较大的意义.
磷化铟 异质结双极型晶体管 动态分频器 时钟驱动型反相器 InP DHBT dynamic frequency divider clocked-inverter
清华大学 电子工程系, 微波与数字通信技术国家重点实验室, 北京 100084
利用自主开发的2维半导体器件-电路联合仿真器, 研究了CMOS反相器在1 MHz～20 GHz电磁干扰作用下的响应。仿真结果表明：低频电磁干扰通过控制CMOS反相器中MOS管的导通、截止影响CMOS反相器的正常工作；高频电磁干扰通过MOS管中的本征电容耦合到输出端, 干扰CMOS反相器的工作状态；CMOS反相器对于电磁干扰的敏感度随着干扰频率上升而不断降低。
CMOS反相器 器件物理模拟 电磁干扰 翻转 耦合 CMOS inverter device simulation electromagnetic interference flip coupling
国防科学技术大学 光电科学与工程学院， 长沙 410073
采用理论分析和微波注入实验相结合的方法，分别研究了以74HC04和74LVCU04A两种芯片为核心的反相器基本缓冲及数模转换电路的微波效应问题，通过反相器闩锁过程对非线性扰乱进行了机理分析，并利用微波注入实验详细分析了非线性扰乱效应的微波有效功率阈值及其随频率、脉冲宽度的变化。实验结果表明：在固定环境温度条件下，有效注入功率大于33 dBm，频率在3 GHz以下的微波均可使74HC04效应电路的非线性扰乱强度达到10%以上；有效注入功率大于30 dBm，频率在3 GHz以下的微波均可使74LVCU04A效应电路的非线性扰乱强度达到10%以上。相同非线性扰乱强度的注入有效功率阈值近似随频率的提高而增大。非线性扰乱阈值随注入微波信号脉宽变化明显，拐点为40~70 ns不等，与反相器中的互补型金属氧化物半导体器件寄生三级管的导通电流积累有关。
注入实验 非线性扰乱 反相器电路 闩锁 互补型金属氧化物半导体 injection experiment nonlinear disturbance inverters circuit latch CMOS 强激光与粒子束
2011, 23(11): 2855
