设计了一种无运放带隙基准电路，该电路采用电压自调节技术来稳定输出基准电压，并实现该带隙基准电路在较宽频率范围内的高PSRR。该基准采用无运放结构，在降低电路复杂性的同时，避免了运算放大器的失调电压对输出基准的温度系数的影响。基于0.18 μm BCD工艺，在Cadence环境下仿真得到该电路在10 Hz时，PSRR为-94 dB，在1 MHz时，PSRR为-44 dB；在-40~125 ℃温度范围内，温度系数为4×10-6/℃；包含启动电路在内，该电路静态电流约为14 μA，片上面积约为0.016 mm2。

设计了一种应用于有源箝位正激变换器拓扑的线缆压降补偿电路。在适当时刻对电路CS引脚进行采样,得到负载电流信息,再根据该信息自适应调整误差放大器的基准电压,有效降低了负载调整率,提高了输出电压精度。该电路基于0.18 μm 40 V BCD工艺设计。仿真结果表明,在3~30 A负载电流范围内,未经线缆补偿时,有源箝位正激变换器的整体负载调整率为9.8 mV/A;引入线缆补偿后,整体负载调整率降低为0.096 mV/A,仅为未经线缆补偿前的0.98%。

基于正激变换器结构,设计了一种实时自适应前沿消隐电路。通过振荡时间消隐和振荡幅度消隐,对最优消隐时间进行追踪,实现实时自适应的前沿消隐,在保证消隐可靠性的基础上降低了系统体积与成本,并确保不限制电路高频化发展。设计的前沿消隐电路能获得消除尖峰振荡的输出电流信息,保证系统能对输出负载变化做出快速响应。基于0.18 μm BCD工艺,对电路进行设计。仿真结果表明,该电路在没有其它额外限流功能条件下,启动过冲电压只有50 mV,负载切换时的下掉电压与过冲电压分别为519 mV和578 mV。

设计了一种基于0.35 μm BCD工艺的高效率Buck变换器电路。电路输入电压为10 V~24 V, 输出电压为5 V~12 V, 最大负载电流为100 mA。采用迟滞控制模式来简化电路结构, 降低静态功耗, 并通过引入睡眠模式来降低Buck变换器的整体功耗, 在Active模式下, 静态电流约为110 μA, 在Sleep模式下, 静态电流约为11 μA。针对轻负载情况下开关损耗占比较大的现象, 针对同步功率管MN设计了浮动栅压电路来减小开关损耗。仿真结果表明, 在10 V输入、5 V输出条件下, 0.1 mA负载以下的效率可达67.7%, 10 mA负载以上的效率均高于91%。