设计了一种无运放带隙基准电路，该电路采用电压自调节技术来稳定输出基准电压，并实现该带隙基准电路在较宽频率范围内的高PSRR。该基准采用无运放结构，在降低电路复杂性的同时，避免了运算放大器的失调电压对输出基准的温度系数的影响。基于0.18 μm BCD工艺，在Cadence环境下仿真得到该电路在10 Hz时，PSRR为-94 dB，在1 MHz时，PSRR为-44 dB；在-40~125 ℃温度范围内，温度系数为4×10-6/℃；包含启动电路在内，该电路静态电流约为14 μA，片上面积约为0.016 mm2。

设计了一种基于0.35 μm BCD工艺的高效率Buck变换器电路。电路输入电压为10 V~24 V, 输出电压为5 V~12 V, 最大负载电流为100 mA。采用迟滞控制模式来简化电路结构, 降低静态功耗, 并通过引入睡眠模式来降低Buck变换器的整体功耗, 在Active模式下, 静态电流约为110 μA, 在Sleep模式下, 静态电流约为11 μA。针对轻负载情况下开关损耗占比较大的现象, 针对同步功率管MN设计了浮动栅压电路来减小开关损耗。仿真结果表明, 在10 V输入、5 V输出条件下, 0.1 mA负载以下的效率可达67.7%, 10 mA负载以上的效率均高于91%。

针对传统自适应导通时间控制DC-DC变换器工作频率范围窄的问题，提出了一种宽频应用的自适应计时电路。在锁相环调制DC-DC变换器的基础上，采用全CMOS电流乘法器，将振荡器的电流引入计时电路，使计时电路的中心频率跟随振荡器的基准频率变化，从而使自适应导通时间控制DC-DC变换器工作在较宽频率范围。基于0.18 μm BCD工艺对该自适应计时电路进行仿真验证。结果表明，应用该自适应计时电路的DC-DC变换器频率范围为0.27~3 MHz。

基于0.18 μm CMOS工艺设计了一种高性能的亚阈值CMOS电压基准。提出了一个电压减法电路，将两个具有不同阈值电压且工作在亚阈值区晶体管的栅源电压差作为电压基准输出。所提出的电压减法电路还可以很好地消除电源电压变化对输出基准的影响。后仿仿真结果表明，所设计的电压基准在0.55~1.8 V电源电压范围内，线性灵敏度为0.053%/V~0.121%/V；在-20 ℃~80 ℃范围内，温度系数为9.5×10-6/℃~3.49×10-5/℃；在tt工艺角、0.55 V电源电压下，电源抑制比为-65 dB@100 Hz，功耗为3.7 nW。芯片面积为0.008 2 mm2。该电路适用于能量采集、无线传感器等低功耗应用。

基于0.18 μm BCD工艺, 提出了一种外部可调、带限流的折返式LDO过流保护电路。该电路同时具有限流和折返功能。限流部分通过电流镜构成的环路箝位最大输出电流, 折返部分通过误差放大器构成的负反馈环路产生与输出电压成比例的电流折返输出电流。与传统过流限结构相比, 新结构可降低功耗, 保护功率管不被烧毁; 与传统折返式结构相比, 新结构可通过调节外部电阻方便地调节过流限与折返点电压, 避免了稳压器的闩锁现象。在1.2 V典型输出下, LDO电路的仿真验证结果表明, 在调节四组不同的外部电阻值条件下, 过流限范围为215~350 mA, 折返电压范围为450~900 mV, 输出短路时, 功率管的功耗降至230 mW。