西南交通大学 电子工程系 集成电路设计实验室, 成都 610000
相比于传统VDMOS, 超结耐压层结构和高k介质耐压层结构VDMOS能实现更高的击穿电压和更低的导通电阻。通过仿真软件, 对3D圆柱形高k VDMOS具有、不具有界面电荷下的各种结构参数对电场分布、击穿电压和比导通电阻的影响进行了系统总结。研究和定性分析了击穿电压和比导通电阻随参数的变化趋势及其原因。对比导通电阻和击穿电压的折中关系进行了优化。该项研究对高k VDMOS的设计具有参考价值。
高介电常数耐压层 界面电荷 击穿电压 比导通电阻 high k voltage sustaining layer interface charge breakdown voltage specific on-resistance
