提出了在屏蔽栅沟槽型MOSFET(SGT)的沟槽侧壁氧化层中形成浮动电极的结构, 通过改善电场分布, 优化了特征导通电阻与特征栅漏电容。在传统SGT结构的基础上, 仅通过增大外延层掺杂浓度, 改变浮动电极的长度和位置以及氧化层厚度, 最终得到击穿电压为141.1 V、特征导通电阻为55 mΩ·mm2、特征栅漏电容为4.72 pF·mm-2的浮动电极结构。与相同结构参数的SGT结构相比, 在击穿电压不变的条件下, 浮动电极结构的特征导通电阻降低了9.3%, Baliga优值提升了13%, 特征栅漏电容降低了28.4%。
屏蔽栅 浮动电极 特征导通电阻 特征栅漏电容 shielded gate floating electrode specific on-resistance specific gate-drain capacitance
无锡华润上华科技有限公司, 江苏 无锡 214061
提出了一种具有分段P型埋层的Triple-RESURF LDMOS(SETR LDMOS)。该结构将传统Triple-RESURF LDMOS(TR LDMOS)中均匀掺杂的P埋层漏端一侧做分段处理，使漂移区中P型杂质从源端到漏端呈现出近似阶梯掺杂的分布。这种优化能够平衡漏端底部剧烈的衬底辅助耗尽效应，提升器件的耐压性能；同时，器件正向导通状态下，对电流的传输路径也没有形成阻碍，能够维持较低的比导通电阻。流片结果表明，在漂移区长度均为65 μm的情况下，SETR LDMOS的击穿电压能达到813 V，比传统TR LDMOS的击穿电压高51 V，且比导通电阻维持在7.3 Ω·mm2。
P型埋层 击穿电压 比导通电阻 P buried layer LDMOS LDMOS breakdown voltage specific on-resistance
Author Affiliations
Abstract
1 State Key Laboratory of Electronic Thin Films and Integrated Devices of China, University of Electronic Science and Technology of China, Chengdu 610054, China
2 Power Semiconductor Research Institute, Beijing Institute of Smart Energy, Beijing 102209, China
A new SiC superjunction power MOSFET device using high-k insulator and p-type pillar with an integrated Schottky barrier diode (Hk-SJ-SBD MOSFET) is proposed, and has been compared with the SiC high-k MOSFET (Hk MOSFET), SiC superjuction MOSFET (SJ MOSFET) and the conventional SiC MOSFET in this article. In the proposed SiC Hk-SJ-SBD MOSFET, under the combined action of the p-type region and the Hk dielectric layer in the drift region, the concentration of the N-drift region and the current spreading layer can be increased to achieve an ultra-low specific on-resistance (Ron,sp). The integrated Schottky barrier diode (SBD) also greatly improves the reverse recovery performance of the device. TCAD simulation results indicate that theRon,sp of the proposed SiC Hk-SJ-SBD MOSFET is 0.67 mΩ·cm2 with a 2240 V breakdown voltage (BV), which is more than 72.4%, 23%, 5.6% lower than that of the conventional SiC MOSFET, Hk SiC MOSFET and SJ SiC MOSFET with the 1950, 2220, and 2220 V BV, respectively. The reverse recovery time and reverse recovery charge of the proposed MOSFET is 16 ns and18 nC, which are greatly reduced by more than 74% and 94% in comparison with those of all the conventional SiC MOSFET, Hk SiC MOSFET and SJ SiC MOSFET, due to the integrated SBD in the proposed MOSFET. And the trade-off relationship between theRon,sp and the BV is also significantly improved compared with that of the conventional MOSFET, Hk MOSFET and SJ MOSFET as well as the MOSFETs in other previous literature, respectively. In addition, compared with conventional SJ SiC MOSFET, the proposed SiC MOSFET has better immunity to charge imbalance, which may bring great application prospects.
SiC MOSFET specific on-resistance breakdown voltage high-k superjunction switching performance reverse recovery characteristic Journal of Semiconductors
2023, 44(5): 052801
1 中国电子科技集团公团 第五十八研究所， 江苏 无锡 214035
2 株洲中车时代半导体有限公司， 湖南 株洲 412000
3 电子科技大学 功率集成技术实验室， 成都 610054
4 电子科技大学 广东电子信息工程研究院， 广东 东莞 523808
提出了一种基于体硅的表面超结横向绝缘栅双极晶体管(SSJ LIGBT)。分析了工艺参数注入剂量和注入能量对器件性能的影响，基于耐压需求的考虑，设计并优化了SSJ LIGBT器件及其终端。对该SSJ LIGBT进行了击穿特性、输出特性和转移特性的测试。测试结果表明，该SSJ LIGBT的耐压达到693 V，比导通电阻仅为6.45 Ω·mm2。
横向绝缘栅双极型晶体管 表面超结 终端设计 耐压 比导通电阻 LIGBT surface superjunction termination technology withstand voltage specific on-resistance
西南交通大学 电子工程系 集成电路设计实验室, 成都 610000
相比于传统VDMOS, 超结耐压层结构和高k介质耐压层结构VDMOS能实现更高的击穿电压和更低的导通电阻。通过仿真软件, 对3D圆柱形高k VDMOS具有、不具有界面电荷下的各种结构参数对电场分布、击穿电压和比导通电阻的影响进行了系统总结。研究和定性分析了击穿电压和比导通电阻随参数的变化趋势及其原因。对比导通电阻和击穿电压的折中关系进行了优化。该项研究对高k VDMOS的设计具有参考价值。
高介电常数耐压层 界面电荷 击穿电压 比导通电阻 high k voltage sustaining layer interface charge breakdown voltage specific on-resistance
1 北京工业大学电控学院 光电子技术实验室,北京100124
2 电子科技大学中山学院 电子薄膜与集成器件国家重点实验室中山分实验室,广东 中山528402
研究了多层Ti/Al结构电极对GaN/AlGaN HEMT欧姆接触特性及表面形态的影响。采用传输线模型对各结构电极的比接触电阻率进行了测量，采用扫描电子显微镜对电极表面形态进行扫描。实验结果显示，在同样的退火条件下，随着Ti/Al层数的增加，比接触电阻率逐渐减小，表面形态趋于光滑；降低Ti/Al层的厚度会加剧Au向内扩散而增加比接触电阻率，但能稍微改善表面形态；Ti比例过高会影响TiN的形成导致比接触电阻率增加，但能明显改善表面形态。
高电子迁移率晶体管 欧姆接触 退火 比接触电阻率 high electron mobility transistor Ohmic contact annealing specific contact resistance
中国科学院上海技术物理研究所,传感技术国家重点实验室,上海,200083
在非故意掺杂的和掺Si的GaN薄膜上蒸镀Ti(24 nm)/Al(nm)薄膜,氮气环境下400～800℃范围内进行退火.实验结果表明,在非故意掺杂的样品上,随退火温度的升高,肖特基势垒高度下降,理想因子升高,表面状况逐渐变差,600℃退火形成较低接触电阻的欧姆接触,比接触电阻率为3.03×10-4Ω cm2,而载流子浓度为5.88×1018cm-3的掺Si的样品未退火就形成欧姆接触,比接触电阻可达到4.03×10-4Ω cm2.
传输线模型 肖特基势垒高度 比接触电阻 隧穿电流 Transmission line model Schottky barrier height Specific contact resistance Tunneling current
