基于65 nm CMOS工艺设计了一种25~28 Gbit/s具有自适应均衡和时钟数据恢复功能的光接收机电路。光接收前端采用低带宽设计, 以优化接收机的灵敏度;采用判决反馈均衡器, 以恢复低带宽前端引入的码间干扰。为了适应不同速率和工艺角引入的码间干扰, 结合SS-LMS自适应算法, 实现信号的自适应均衡。无参考时钟数据恢复电路采用鉴频环路拓宽频率捕获范围, 同时将半速率鉴相器嵌入均衡器中, 以降低功耗和成本。后仿真结果表明, 在100 fF光电二极管的寄生电容条件下, 接收前端最大增益达到66 dBΩ, 25%带宽处的等效输入噪声电流为153 pA·Hz-1/2, 光接收机灵敏度为-145 dBm。当电源电压为12 V时, 光接收机的整体功耗为1811 mW。

基于90 nm SiGe BiCMOS工艺，设计了一种高速(4×112 Gbit/s)四阶脉冲幅度调制跨阻放大器电路。为了兼顾高带宽和低噪声，采用了并联反馈架构的输入级电路。提出一种新颖的基于双吉尔伯特单元的可变增益放大器结构来适应宽动态范围的输入电流。电路利用射级退化技术来提高带宽和改善线性度。芯片测试结果表明，光接收前端链路可以实现最大74 dBΩ的跨阻增益，带宽为32 GHz，输入参考噪声电流密度为5.6 pA·Hz-1/2，高至3 mA的输入电流峰峰值下总谐波失真小于5%。跨阻放大器芯片进一步集成至400G QSFP-DD模块，测试结果表明，模块性能满足400G以太网FR4标准的灵敏度和传纤距离要求。

基于65 nm CMOS工艺设计了一种56 Gbit/s PAM4 光接收机前端放大电路。前级为差分形式的跨阻放大器, 采用共栅前馈型结构降低输入阻抗, 并在输入端串联电感, 有效提高了跨阻放大器的带宽和灵敏度。后级放大器采用具有线性增益控制的多级级联可变增益放大器, 实现对输出摆幅的自动控制。输出缓冲器采用源极退化技术来拓展带宽。后仿真结果表明, 在100 fF光电二极管的寄生电容条件下, 所设计的光接收机前端电路的-3 dB带宽为24.4 GHz, 最大增益达到66 dBΩ, 等效输入噪声电流为17.0 pA·Hz-1/2。在输入电流变化及不同工艺角下, 输出眼图抖动较小且张开度良好。当电源电压为1.2 V时, 不同工艺角下的平均功耗为42.5 mW。