作者单位
摘要
1 1, 清华大学 材料学院, 北京 100084
2 2, 华进半导体封装先导技术研发中心有限公司, 江苏 无锡 214142
3 2,3华进半导体封装先导技术研发中心有限公司, 江苏 无锡 214142
4 复旦大学 微电子学院, 上海 200433
Cu/SiO2混合键合技术被认为是实现芯片三维集成和高密度电学互连的理想方案,但由于其需兼顾介质和金属两种材料的键合,目前鲜有自主开发且工艺简单、成本低廉的混合键合方案的报道。文章归纳了现有的晶圆级键合技术,包括直接键合、活化键合以及金属固液互扩散键合,分析了其应用于混合键合技术的可能性。进一步总结了近年来部分Cu/SiO2混合键合技术的研究进展,从原理上剖析该工艺得以实现的关键,为国内半导体行业占领此高端领域提供一定的参考。
先进封装技术 三维集成 晶圆级工艺 混合键合 advanced packaging technology three-dimensional integration wafer-level process hybrid bonding 
微电子学
2022, 52(4): 623
王硕 1杨发顺 1,2,3马奎 1,2,3
作者单位
摘要
1 贵州大学大数据与信息工程学院, 贵阳 550025
2 贵州省微纳电子与软件技术重点实验室, 贵阳 550025
3 半导体功率器件可靠性教育部工程研究中心, 贵阳 550025
硅通孔(TSV)在三维集成系统中扮演着非常重要的角色。BOSCH刻蚀技术是当前主流的硅通孔刻蚀方法, 因为刻蚀和钝化交替进行, 这种干法刻蚀工艺不可避免地会在硅通孔的内部形成扇贝纹, 其尺度一般在几十纳米到几百纳米不等。扇贝纹会导致后续填充的各层材料以及它们之间的界面不平滑, 从而严重影响TSV的性能以及三维集成系统的可靠性。高温热氧化时, 较高氧气流量可确保硅通孔内部氧气浓度基本均匀, 扇贝纹凸起处的二氧化硅生长速率相对较快。交替循环进行高温热氧化和腐蚀二氧化硅, 可有效削减硅通孔内壁的扇贝纹。对深宽比为8∶1的硅通孔, 经过四次高温热氧化(每次氧化的工艺条件为: 1 150 ℃、湿氧氧化10 min)和四次腐蚀二氧化硅后, 内壁的扇贝纹起伏最大值从最初的400 nm降到了90 nm。实验结果表明该方法削减扇贝纹的效果十分明显。
扇贝纹 硅通孔 BOSCH刻蚀技术 高温热氧化 三维集成 scallop pattern through silicon via BOSCH etching technology high temperature thermal oxidation three-dimensional integration 
人工晶体学报
2021, 50(6): 1131
作者单位
摘要
1 北京信息科技大学 信息与通信工程学院, 北京 100101
2 北京大学 微米纳米加工技术国家重点实验室, 北京 100871
随着信号频率以及芯片集成密度的持续增长, 三维集成系统内部面临严重的耦合噪声问题。针对三维集成技术中广泛使用的硅通孔(TSV)和水平重布线层(RDL)构成的三维互连结构, 提出了一种基于分段传输线(STL)的三维互连结构优化设计方案。通过将三维互连结构传输线按STL模式划分为数个传输线片段生成复数反射波, 并运用基因算法(GA)筛选片段特征信息, 从而优化反射波叠加效果, 实现对传输过程中产生的信号损失进行补偿。仿真结果表明, 该方法可以有效改善三维互连结构中由于耦合噪声造成的信号反射问题, 提升系统传输性能。
硅通孔(TSV) 水平布线层(RDL) 分段传输线(STL) 基因算法(GA) 三维集成技术 TSV RDL STL GA three-dimensional integration technology 
半导体光电
2020, 41(3): 362

关于本站 Cookie 的使用提示

中国光学期刊网使用基于 cookie 的技术来更好地为您提供各项服务,点击此处了解我们的隐私策略。 如您需继续使用本网站,请您授权我们使用本地 cookie 来保存部分信息。
全站搜索
您最值得信赖的光电行业旗舰网络服务平台!