1 高效能服务器和存储技术重点实验室, 济南 250101
2 山东云海国创云计算装备产业创新中心有限公司, 济南 250101
3 浪潮电子信息产业股份有限公司, 济南 250101
4 东南大学 射频与光电集成电路研究所, 南京 210096
采用0.18 μm CMOS工艺设计和实现了一种适用于100 Gbit/s以太网PCS链路的高速异步FIFO 芯片。采用双端口8T结构替代存储器,提高了工作速率。灵敏放大器利用锁存放大器和预充电技术来放大位线上微小信号,减少了传播延迟。为了减小读写时间,研究了存储单元晶体管尺寸对电平翻转时间的影响,既满足了快速访问的要求,又获得了高可靠性的信号传输。芯片(包括焊盘)面积为1.43 mm2。测量结果表明,该FIFO可工作于1.05 GHz,输出信号的眼图清晰,水平张开度达到0.91UI。当电源电压为1.8 V时,电路功耗为143.3 mW。该FIFO适用于16×6.25 Gbit/s以太网PCS链路系统。
双端存储器 物理编码子层 高速 电荷锁存灵敏放大器 预充电技术 dual-port storage PCS high speed charge-transfer latch-based sense amplifier pre-charge technology
南京大学电子科学与工程学院微电子设计研究所, 南京 210093
研究符合IEEE802.3ae标准的万兆以太网10GBASE-X和10GBASE-R物理层技术,采用商用FPGA实现了万兆以太网16比特接口(XSBI)和10GE连接单元接口(XAUI)的相互转换。该转换芯片实现了物理编码子层(PCS)、物理介质连接子层(PMA)的全部功能。采用商用评估板进行测试,在接收端恢复出万兆以太网帧结构数据,逻辑功能正确。
万兆以太网 16比特接口 10GE连接单元接口 物理编码子层 10 GE XSBI(10gigabit ethenmet 16-bit interface) XAUI(attachment unit interface) PCS(physical coding sub-layer)
1 光纤通信技术和网络国家重点实验室，湖北 武汉 430074
2 烽火通信科技股份有限公司，湖北 武汉 430073
3 北京邮电大学，北京 100876
文章首先介绍了100 Gbit/s以太网及传输的关键技术，然后分析了现有商用高速光电子器件状况，介绍了烽火通信科技股份有限公司在100 Gbit/s 以太网接口及设备方面的研究进展和成果，以及4×25 Gbit/s信号在常规G.652和G.657光纤上50 km无误码传输的研究研究进展。研究成果表明，100 Gbit/s以太网技术已经成熟，可以实现商用。
100 Gbit/s以太网 100 Gbit/s接口 延时校正 媒体接入控制/物理编码子层 100 Gbit/s Ethernet 100 Gbit/s interface time delay correction MAC/PCS layer
