提出了一种面向可容错应用的低功耗SRAM架构。通过对输入数据进行预编码，提出的SRAM架构实现了以较小的精度损失降低SRAM电路功耗。设计了一种单端的8管SRAM单元。该8管单元采用读缓冲结构，提升了读稳定性。采用打破反馈环技术，提升了写能力。以该8管单元作为存储单元的近似SRAM电路能够在超低压下稳定工作。在40 nm CMOS工艺下对电路进行仿真。结果表明，该8管单元具有良好的稳定性和极低的功耗。因此，以该8管单元作为存储单元的近似SRAM电路具有非常低的功耗。在0.5 V电源电压和相同工作频率下，该近似SRAM电路的功耗比采用传统6管单元的SRAM电路功耗降低了59.86%。

目前已有一些在ESD和电磁干扰下存储器行为的表征研究, 但对静态随机存取存储器(SRAM)的连续波抗扰度的频率响应特性的研究很少。文章研究了SRAM在射频电磁干扰下的失效行为与机理。对SRAM芯片进行射频干扰测试发现, SRAM失效行为与其工作模式相关。使用Hspice进行晶体管级仿真。结果表明, SRAM处于数据保持时, 抗扰能力很强, 处于读写模式时, 抗扰能力较弱。进一步研究失效机理发现, 电源端干扰会导致路径延时的漂移和抖动, 造成SRAM读写失效。该研究可为存储器或系统级芯片的可靠性设计提供指导。

针对合成孔径雷达(SAR)成像回波数据量巨大和存储器资源利用率偏低的问题，提出一种双倍数据速率动态随机存储器(DDR)的存储装置，并设计一种原位转置的存储方法。该方法首先比较雷达回波数据距离向和方位向的长度，通过预留出距离向和方位向中较长数据的单行或者单列所占用的存储空间来提高存储器读地址和写地址逻辑映射的灵活性，有效地实现了大数据量的片内转置操作，提高了双倍数据速率动态随机存储器(DDR)的资源利用率，并将分块子矩阵地址映射方法和跨页地址映射方法应用于原位转置中，有效地提高了SAR回波数据转置的访问效率。仿真实验结果表明，该数据存储系统在满足成像实时性的同时降低了一半的DDR存储器的用量，提高了DDR的资源利用率，降低了成本，目前已成功应用于多种模式的SAR成像处理中。

以传统的6T SRAM(5T+1MOS驱动管)结构硅基OLED像素电路为例，分析了开关管尺寸对数据写入的影响。提出了一种新型数字型硅基OLED像素电路，用5T(4T+1MOS驱动管)实现与6T SRAM(5T+1MOS驱动管)结构相同的功能。另外新型的像素电路与传统的SRAM结构相比，其数据写入不受开关管尺寸的影响，可以采用最小尺寸的开关管。基于SMIC 0.18 μm 1.8 V/5 V混合信号工艺设计，通过仿真得出6T SRAM结构像素电路能正常写入的开关管最小尺寸为540 nm/600 nm，像素单元版图面积为4.3 μm×4.3 μm；新型5T结构像素电路中的开关管尺寸可以为工艺最小尺寸，即300 nm/600 nm，版图面积为3.91 μm×3.91 μm，相比之下单个像素单元版图面积缩小了17.3%。

对Xilinx SRAM型FPGA的配置RAM的帧物理组织进行了研究，给出了提取帧结构的方法，并给出了比特流中帧的排列顺序；分析了SEM IP核的中间文件的结构并给出了提取必要位的方法，通过对必要位进行0/1翻转，用以模拟辐射环境下FPGA易出现的单粒子翻转问题；设计了PC端界面以实现完整的人机交互。故障注入系统在FPGA片上实现，通过内部ICAP接口实现对配置数据的读写，无需处理器参与。通过对待测电路的必要位逐位进行翻转及修复测试后对每个位进行了分类，分类结果可用于在后续故障修复中对特殊位进行重点防护。

为了探究在低空环境下SRAM型FPGA产生单粒子翻转事件与大气中高能粒子剂量的关系, 设计了一种便携式测试系统。使用该系统在某地6个不同海拔的测试点对SRAM型FPGA进行单粒子翻转测试。某地平均海拔在3000~5000 m, 可以很好地模拟低空飞行环境。通过测试试验, 该系统获得了大量现场数据, 使用Matlab对测试数据进行了分析。结合在某地的测试结果, 从SRAM型FPGA的存储结构、单粒子翻转产生机理、测试系统的工作原理等方面入手, 对该测试系统的科学性与实用性进行了验证分析。分析结果表明, 该便携式测试系统科学有效, 可为航空航天领域中SRAM型FPGA的选型与使用提供一种参考方式。

从结构设计和方法优化入手, 提出了基于双SRAM缓存结构并采用乒乓读写原理的CMOS图像传感器逐行转隔行数据缓存方法。该方法采用两组SRAM作为缓存, 并利用乒乓读写原理, 抽取逐行数据中奇数帧周期的奇数行作为隔行数据的奇数场, 抽取逐行数据中偶数帧周期的偶数行作为隔行数据的偶数场, 最终实现CMOS图像传感器逐行数据到奇偶隔行数据的转换。相比传统的采用片外帧存储处理方式, 极大地减小了存储面积, 便于实现与CMOS图像传感器的单芯片集成, 降低了成本, 同时也极大地降低了电路工作时的存储读写功耗。

针对40nm体硅工艺利用TCAD（Technology Computer Aided Design）对关键NMOS进行3D建模, 采用混合仿真模型对SRAM单粒子效应进行模拟仿真。通过改变重离子LET(Linear Energy Transfer)值、入射位置和入射角度, 分析了其对单粒子效应的影响。实验结果表明40nm工艺下单粒子效应各参数的变化与传统工艺一致。最后, 基于R-C简化混合仿真模型, 相比于混合仿真模型其电压、电流等参数具有较好一致性, 验证了该模型对SRAM单粒子效应模拟的有效性。

为了实现对TFT-LCD的控制,本文以STM32和CPLD作为核心控制器,SRAM作为显示缓存,介绍了一种TFT-LCD控制器设计方法.首先,对设计总体架构进行了分析,STM32内部实现了Intel8080总线协议的制定,CPLD内部实现了通讯协议的解析、LCD显示时序的驱动、以及SRAM的读写控制.最后,对LCD显示时序和SRAM的读写进行了仿真,并给出了实现效果图.结果表明,该设计方法能够控制TFT-LCD准确地显示出图文.结构简单,性价比高,具有较高应用价值.

针对90 nm和65 nm DDR(双倍数率)SRAM器件，开展与纳米尺度SRAM单粒子效应相关性的试验研究。分析了特征尺寸、测试图形、离子入射角度、工作电压等不同试验条件对单粒子翻转(SEU)的影响和效应规律，并对现有试验方法的可行性进行了分析。研究表明:特征尺寸减小导致翻转截面降低，测试图形和工作电压对器件单粒子翻转截面影响不大；随着入射角度增加，多位翻转的增加导致器件SEU截面有所增大；余弦倾角的试验方法对于纳米器件的适用性与离子种类和线性能量转移(LET)值相关，具有很大的局限性。