提出了一种具有分段P型埋层的Triple-RESURF LDMOS(SETR LDMOS)。该结构将传统Triple-RESURF LDMOS(TR LDMOS)中均匀掺杂的P埋层漏端一侧做分段处理，使漂移区中P型杂质从源端到漏端呈现出近似阶梯掺杂的分布。这种优化能够平衡漏端底部剧烈的衬底辅助耗尽效应，提升器件的耐压性能；同时，器件正向导通状态下，对电流的传输路径也没有形成阻碍，能够维持较低的比导通电阻。流片结果表明，在漂移区长度均为65 μm的情况下，SETR LDMOS的击穿电压能达到813 V，比传统TR LDMOS的击穿电压高51 V，且比导通电阻维持在7.3 Ω·mm2。

对于工作电压为5 V的集成电路, 低压触发可控硅(LVTSCR)的触发电压已能满足ESD保护要求, 但其较低的维持电压会导致严重的闩锁效应。为解决闩锁问题, 对传统LVTSCR进行了改进, 通过在N阱下方增加一个N型重掺杂埋层, 使器件触发后的电流流通路径发生改变, 降低了衬底内积累的空穴数量, 从而抑制了LVTSCR的电导调制效应, 增加了维持电压。Sentaurus TCAD仿真结果表明, 在不增加额外面积的条件下, 改进的LVTSCR将维持电压从2.44 V提高到5.57 V, 能够避免5 V工作电压集成电路闩锁效应的发生。

介绍了LPIN二极管及其在硅基等离子天线方面的应用,从理论上分析了LPIN二极管自加热效应及其对本征区载流子浓度的影响。仿真分析了不同SOI埋层材料对LPIN二极管本征区载流子浓度的影响。仿真结果显示,LPIN二极管的自加热效应会降低其本征区载流子浓度,通过改变埋层的材料,增加埋层的热导率,可以减弱自加热效应,从而增加本征区载流子浓度,提高硅基等离子天线效率。

采用双埋层SOI(Silicon-On-Insulator)材料，结合KOH腐蚀工艺、电感耦合等离子体(ICP)刻蚀工艺、阳极键合以及喷雾式涂胶工艺，研制了一种基于平面矩形螺旋梁的低g值微惯性开关。利用二氧化硅KOH腐蚀/ICP刻蚀自停止的特点，平面矩形螺旋梁厚度的精度为±0.46 μm。分析了双埋层SOI材料的电学特性，采用等电位技术，实现了双埋层SOI与上下两层硼硅玻璃的阳极键合。采用玻璃无掩模湿法腐蚀技术，在玻璃封盖底部设计制作了大小为200 μm×200 μm的防粘连凸台，解决了芯片在清洗干燥过程中的粘连问题。采用ICP刻蚀用硅衬片方法，解决了ICP刻蚀工艺中高温导致的金硅共晶合金问题。实验验证显示，提出的方法效果较好，芯片成品率得到较大提高，为大批量地研制低g值微惯性开关提供了可靠的工艺基础。

设计了一种InGaAs/InAlAs雪崩光电二极管（APD），并利用MEDICI软件进行了模拟仿真。器件采用背入射探测方式。雪崩增益区采用埋层设计，省略了保护环等结构；并使用双层掺杂，有效降低了增益区电场的梯度变化。由于结构简单，因此仅需要利用分子束外延(MBE)生长精确控制每层结构即可。由于InAlAs材料的空穴与电子的离化率有较大的差异，因此器件具有较低的噪声因子。