传统低压触发可控硅(LVTSCR)维持电压过低, 应用于片上ESD防护时存在闩锁风险。文章提出了一种嵌入分流路径的LVTSCR。基于0.18 μm CMOS工艺, 使用Sentaurus-TCAD软件模拟人体模型, 对器件准静态特性进行了分析。结果表明, 新型器件在保持触发电压、ESD防护性良好的情况下, 有效提高了维持电压。对关键尺寸D6进行优化, 该器件的维持电压提高到5.5 V以上, 器件可安全应用于5 V电压电路, 避免了闩锁效应。
静电放电 可控硅 维持电压 闩锁 分流 ESD LVTSCR holding voltage latch-up shunt path
1 电子科技大学 电子科学与工程学院, 成都 610054
2 四川上特科技有限公司, 四川 遂宁 629299
3 四川蓝彩电子科技有限公司, 四川 遂宁 629000
4 四川遂宁市利普芯微电子有限公司, 四川 遂宁 629299
对于工作电压为5 V的集成电路, 低压触发可控硅(LVTSCR)的触发电压已能满足ESD保护要求, 但其较低的维持电压会导致严重的闩锁效应。为解决闩锁问题, 对传统LVTSCR进行了改进, 通过在N阱下方增加一个N型重掺杂埋层, 使器件触发后的电流流通路径发生改变, 降低了衬底内积累的空穴数量, 从而抑制了LVTSCR的电导调制效应, 增加了维持电压。Sentaurus TCAD仿真结果表明, 在不增加额外面积的条件下, 改进的LVTSCR将维持电压从2.44 V提高到5.57 V, 能够避免5 V工作电压集成电路闩锁效应的发生。
低压触发可控硅 静电放电 高维持电压 埋层 LVTSCR ESD high holding voltage buried layer
为了解决传统LVTSCR易发生闩锁效应的问题，提出了一种增强型嵌入P浅阱可控硅(EEP_LVTSCR)结构。通过在传统LVTSCR中NMOS管漏极与阳极之间植入PSD/NSD有源区，引入了额外的复合作用，降低了发射极注入效率；通过NMOS管下方P浅阱增强基区的复合作用，同时降低了PNP、NPN管的电流增益，提高了维持电压。基于0.18 μm BCD工艺，采用TCAD软件模拟了新型EEP_LVTSCR和传统LVTSCR的电流电压(I-V)特性。仿真结果表明，新型EEP_LVTSCR的维持电压从传统的1.73 V提升到5.72 V。该EEP_LVTSCR适用于3.3 V电源的ESD防护。
静电放电 闩锁效应 维持电压 ESD LVTSCR LVTSCR latch-up holding voltage
