本文结合产品开发过程中遇到的铜相关不良现象进行研究, 提出了有效的改善措施。结果表明, 在第一次氮化硅刻蚀中的后灰化工序有高含量的氧气, 会使过孔内部铜发生氧化而发黑。使用氢等离子体处理, 可以将氧化铜还原成铜, 在生产线光学设备测量时过孔反射出金属白色。在氧化铟锡刻蚀过程中, 高温退火会造成裸露的铜发生严重氧化, 需要去掉退火步骤或者更改设计来规避。在第二次氮化硅刻蚀步骤中, 高含量的氧会氧化过孔处的铜, 造成过孔连接异常, 降低刻蚀步骤中氧气含量可以解决该不良。

针对4-Mask工艺铜数据线腐蚀造成的锯齿状不良现象进行系统研究, 发现铜腐蚀发生的工艺步骤和机理, 并找到有效的措施。首先, 通过显微镜对每道刻蚀工艺后铜数据线形貌进行观测, 确定铜腐蚀发生的工艺步骤。接着, 通过扫描电子显微镜和X射线电子能谱测量腐蚀生产物成分, 对腐蚀机理提出合理解释。最后在铜腐蚀发生机理基础上, 提出有效的改善措施。铜腐蚀是在有源半导体层干刻和光刻胶的灰化综合作用下发生, 其主要产物为氧化铜、氯化铜。通过先进行灰化工艺然后进行有源半导体层干刻的工艺措施, 在铜数据线两侧形成氧化铜保护膜, 可以彻底改善铜腐蚀。改善措施可以解决铜腐蚀的问题, 彻底消除铜数据线锯齿状不良。

针对网状斑点 (Emboss Mura)不良现象进行系统研究, 确定不良发生的机理, 并找到有效的改善措施。首先通过半导体参数测试设备和改变电压、频率等方法测试Mura电学特性, 然后采用扫描电子显微镜、椭偏仪对栅极绝缘层进行测量, 最后采用扫描电子显微镜、X射线电子能谱对玻璃基板背面Mura形貌和成分进行测试, 对Mura产生的原因提出合理的解释, 并给出有效的改善措施。结果表明, Emboss Mura是干刻反应腔下部电极的阵列凸起划伤玻璃基板背面和凸起碎屑粘附在划伤处形成的。通过更改电极凸起的形状、结构、材质以及下部电极清洁方式、优化电极温度、增加PI膜厚等方式可以极大降低不良的发生率。

本文对氮化硅的增强电容耦合等离子刻蚀进行研究, 为氮化硅刻蚀工艺的优化提供参考。针对SF6+O2气体体系, 通过设计实验考察了功率、压强、气体比、氦气等对刻蚀速率和均一性的影响, 并对结果进行机理分析和讨论。实验结果表明: 功率越大, 刻蚀速率越大, 与源极射频电力相比, 偏置射频电力对刻蚀速率的影响更为显著; 压强增大, 刻蚀速率增大, 但压强增大到一定程度后, 刻蚀速率基本不变, 刻蚀均匀性随着压强增大而变差; 在保证SF6/O2总流量保持不变下, O2的比例增大, 刻蚀速率先增大后减小, 刻蚀均匀性逐步变好; He的添加可以改善刻蚀均匀性, 但He的添加量过多时, 会造成刻蚀速率降低。

针对栅极绝缘层和栅极引线接触处形成过孔倒角造成的一种垂直线不良进行分析和改善。研究气相沉积、干法刻蚀和磁控溅射对过孔倒角的影响, 通过扫描电子显微镜对过孔形貌进行表征, 并用成盒检测设备检测不良发生情况。实验结果表明: 通过过孔刻蚀功率、气压、气体流量的变更可以消除倒角现象, 垂直线不良由1.4%降为0.7%。

研究各膜层对灰化速率的影响，增强对灰化工艺的了解，为四次光刻工艺改善提供参考。采用探针台阶仪测量在相同灰化条件下不同膜层样品的灰化速率和有源层损失量，对结果进行机理分析和讨论。实验结果表明: 有源层会降低灰化速率，源/漏金属层可以增大灰化速率，栅极金属层对灰化速率无影响。对于正常膜层结构的阵列基板，源/漏层图形密度越大，灰化速率越小，图形密度每增大1%，灰化速率下降14 nm/min。有源层和源/漏金属层对灰化等离子体产生影响，从而影响灰化速率。

研究了过孔接触电阻变化规律,并进行机理分析,为优化薄膜晶体管的过孔设计提供依据.首先,运用开尔文四线检测法对不同大小、形状、数量的钼/铝/钼结构的栅极和源/漏层金属与氧化铟锡连接过孔的接触电阻进行测试.然后,通过扫描电子显微镜、能量色散X射线光谱仪和聚焦离子束显微镜对过孔内部形貌进行表征.最后,对过孔接触电阻变化规律进行机理分析.实验结果表明:过孔面积越大,接触电阻越小;过孔面积相同时,长方形过孔的接触电阻小于正方形过孔的接触电阻,多小孔的接触电阻小于单大孔的接触电阻,栅极金属与氧化铟锡的过孔接触电阻小于源/漏层金属与氧化铟锡的过孔接触电阻.为了降低钼/铝/钼与氧化铟锡连接过孔的接触电阻,过孔面积尽可能最大化,采用长方形过孔优于正方形过孔,多小过孔优于单大孔设计,同时优化过孔刻蚀工艺,减少过孔内顶层钼的损失.